| 主权项 |
1.一种用于形成半导体装置的三重井结构之方法,其中一第一导电型之半导体基片系具有一第一导电型之第一井、一第一导电型之第二井、一第二导电型之第一井、及一第二导电型之第二井,并且该第二导电型之第二井系包封该第一导电型之第二井以便分离该第一导电型之第一井与该第一导电型之第二井,该第二导电型之第二井具有延伸于该基片之表面下方至一具有一第一深度之区域的侧壁区及一连接至该等侧壁区之诸下方部分且形成于该基片之表面下方一第二深度之底部区,其特征为:利用相同之离子植入遮罩图型来形成该第二导电型之第二井之底部区与该第一导电型之第二井,以及当形成该第二导电型之第二井之底部区时,利用该离子植入遮罩图型以一相对垂直于该半导体基片之入射角处植入该第二导电型之诸掺杂物于该半导体基片之表面上,使得该第二导电型之第二井之底部区系形成于一较宽于遮罩图型所暴露之区域的区域中。2.如申请专利范围第1项之方法,其中该入射角系范围自5度至30度。3.一种用于形成半导体装置之三重井结构的方法,其中一第一导电型之半导体基片具有一第一导电型第一井、一第一导电型之第二井、一第二导电型之第一井、及一第二导电型之第二井,该第二导电型之第二井包封该第一导型之第二井以便分开该第一导电型之第一井与该第一导电型之第二井,该第二导电型之第二井具有延伸于该基片之表面下方至一具有一第一深度之区域的侧壁区及一连接至该等侧壁区之诸下方部分且形成该基片之表面下方之第二深度之底部区,该方法包含下列步骤:(a)制备该第一导电型之半导体基片;(b)形成一界定该第二导电型之第二井之底部区的遮罩图型于该第一导电型之半导体基片之上;(c)利用该遮罩图型作为离子植入遮罩以一相对垂直于该半导体基片之入射角来植入该第二导电型之诸掺杂物于该半导体基片之表面上,使得该第二导电型之第二井之底部区系形成于一较宽于该遮罩图型所暴露之区域的区域中;以及(d)利用该遮罩图型作为一离子植入遮罩来植入该第一导电型之诸掺杂物以形成该第一导电型之第二井于该遮罩图型所暴露之区域内。4.如申请专利范围第3项之方法,其中该入射角系范围自5度至30度。5.如申请专利范围第3项之方法,其中界定该第二导电型之第二井之底部区之该遮罩型暴露出该半导体基片之区域于该第二导电型之第二井之该等侧壁区之诸内壁之间。6.一种用于形成半导体装置之三重井结构的方法,其中一第一导电型之半导体基片具有一第一导电型之第一井、一第一导电型之第二井、一第二导电型之第一井、及一第二导电型之第二井,该第二导电型之第二井包封该第一导型之第二井以便分开该第一导电型之第一井与该第一导电型之第二井,该第二导电型之第二井具有延伸于该基片之表面下方至一具有一第一深度之区域的侧壁区及一连接至该等侧壁区之诸下方部分且形成该基片之表面下方之第二深度之底部区,其特征为:利用相等或相类似之离子植入遮罩能量来形成该第二导电型之第二井之该等侧壁区及该底部区,使得等侧壁区与该底部区相互重叠而完全地分离该第一导电型之第一井与该第一导电型之第二井;以及利用相同之遮罩图型为一离子植入遮罩来形成该第二导电型之第二井之底部区及该第一导电型之第二井。7.如申请专利范围第6项之方法,其中形成该第二导电型之第二井之该等侧壁区及底部区包含下列子步骤:(a)制备该第一导电型之半导体基片;(b)形成一界定该第二导电型之第二井之底部区的遮罩图型于该第一导电型之半导体基片之上;(c)利用该第一遮罩图型作为一离子植入遮罩,在一第一能量处植入该第二导电型之掺杂物,而形成以该第一深度延伸该基片之表面下方;(d)去除该第一遮罩图型;(e)形成一界定该第二导电型之第二井之该底部区之第二遮罩图型于该半导体基片之上;以及(f)利用该第二遮罩图型作为一离子植入遮罩,在一相等或近似于该第一能量之第二能量处植入该第二导电型之掺杂物,而形成该第二导电型之第二井之该底部区于一等于或近以于该第一深度之第二深度处。8.如申请专利范围第7项之方法,尚包含在去除该第一遮图型之步骤(d)之前,利用该第一遮罩图型作为一离子植入遮罩,在一高于该第一能量之能量处植入该第二导电型之掺杂物之步骤。9.如申请专利范围第7项之方法,其中在形成该第二导电型第二井之该底部区之步骤(f)中,该第二导电型之掺杂物系利用该第二遮罩图型作为一离子植入遮罩,在一相对垂直半导体基片之入射角处植入该半导体基片之表面内,使得该第二导电型之第二井形成于一更宽于该遮罩图型所暴露之区域的区域中。10.如申请专利范围第7项之方法,其中该第一遮罩图型同时界定该第二导电型之第一井,使得该第二导电型之该第一井与在步骤(c)中之该第二导电型之第二井之该等侧壁区一起形成。11.一种用于形成半导体装置之三重井结构的方法,其中一第一导电型之半导体基片具有一第一导电型之第一井、一第一导电型之第二井、一第二导电型之第一井、及一第二导电型之第二井,该第二导电型之第二井包封该第一导型之第二井以便分开该第一导电型之第一井与该第一导电型之第二井,该第二导电型之第二井具有延伸于该基片之表面下方至一具有一第一深度之区域的侧壁区及一连接至该等侧壁区之诸下方部分且形成该基片之表面下方之第二深度之底部区,包含下列步骤:(a)制备该第一导电型之半导体基片;(b)形成一界定该第二导电型之第二井之底部区的遮罩图型于该第一导电型之半导体基片之上;(c)利用该第一遮罩图型作为一离子植入遮罩来植入第二导电型之诸掺杂物,以形成该第二导电型之第二井之底部区;(d)形成诸间隔物于该遮罩图型之侧壁上;以及(e)利用该遮罩图型及该等间隔物作为一离子植入遮罩来植入该第一导电型之诸掺杂物,以形成该第一导电型之第二井。12.如申请专利范围第11项之方法,其中形成该等间隔物之步骤(d)含有下列子步骤:(d1)形成一电介质膜于该半导体基片之整个表面上,其中该第二导电型之第二井之底部区已经形成;以及(d2)异方向性地蚀刻该电介质膜以形成该等间隔物于遮罩图型之该等侧壁上。13.如申请专利范围第12项之方法,其中形成遮罩图型之步骤(b)含有下列子步骤:(b1)形成一光阻膜于该基片之整个表面上;以及(b2)制作该光阻膜之图型以形成一界定该第二导电型之第二井之底部区的光阻图型;其中该(d1)步骤系跟在一烘乾该光阻图型之步骤之后;以及形成该电介质膜之步骤(d1)含有一形成低温氧化物层之步骤。14.如申请专利范围第11项之方法,其中该遮罩图型部分地或整个地暴露出形成于第一导电型之第二井之等侧壁处之该第二导电型之第二井之该等侧壁区;以及其中该等间隔物覆盖该遮罩图型所暴露之该第二导电型之第二井之该等侧壁区。15.一种用于形成半导体装置之三重井结构的方法,其中一第一导电型之半导体基片具有一第一导电型之第一井、一第一导电型之第二井、一第二导电型之第一井、及一第二导电型之第二井,该第二导电型之第二井包封该第一导型之第二井以便分开该第一导电型之第一井与该第一导电型之第二井,该第二导电型之第二井具有延伸于该基片之表面下方至一具有一第一深度之区域的侧壁区及一连接至该等侧壁区之诸下方部分且形成该基片之表面下方之第二深度之底部区,包含下列步骤:(a)制备该第一导电型之半导体基片;(b)形成一界定该第一导电型之第二井之第一遮罩图型于该第一导电型之半导体基片之上;(c)利用该第一遮罩图型作为一离子植入遮罩来植入第一导电型之诸掺杂物,以形成该第一导电型之第二井;(d)减少该第一遮罩大小以形成一第二遮罩图型,该第二遮罩图型暴露出一更宽于该第一遮罩图型所暴露之区域的区域;以及(e)利用该遮罩图型作为一离子植入遮罩来植入该第二导电型之诸掺杂物,以形成具有较该第一导电型之第二井更大宽度之第二导电型之第二井的底部区于该第一导电型之第二井的下方。16.如申请专利范围第15项之方法,其中形成该第一遮罩图型之步骤(b)含有下列子步骤:(b1)形成一光阻膜于该基片之整个表面上;以及(b2)制作该光阻膜之图型以形成一暴露出其中将形成该第一导电型之第二井之区域的第一光阻图型;及其中形成该第二遮罩图型之步骤(d)含有藉异方向性地蚀刻该第一光阻图型来形成一第二光阻图型以暴露出一更宽于该第一光阻图型所暴露之区域的区域。17.如申请专利范围第15项之方法,其中该第二遮罩图型系成为部分地或完全地暴露出形成于该第一导电型之第二井之等侧壁处之该第二导电型之第二井的该等侧壁区。图式简单说明:第一图系具有可由本发明形成之三重井结构之半导体记忆体装置之截面图;第二图至第五图系中间结构之截面图,描绘根据本发明第一实施例之用于形成三重井之方法;第六图至第九图系中间结构之截面图,描绘根据本发明第二实施例之用于形成三重井之方法;第十图及第十一图系中间结构之截面图,描绘根据本发明第三实施例之用于形成三重井之方法;第十二图及第十三图系中间结构之截面图,描绘根据本发明第四实施例之用于形成三重井之方法;以及第十四图及第十五图系中间结构之截面,描绘根据本发明第二实施例之用于形成三重井之方法; |
