| 主权项 |
1.一种感测放大器,该感测放大器用以感测第一及第二资料讯号之逻辑位准,该等资料讯号可以是互补的,并用以提供表示该第一及第二资料讯号之第一及第二输出讯号,该感测放大器包含:一接收该第一资料讯号及一第一参考电压之第一比较器电路,该第一参考电压系少于该第一资料讯号之一第一逻辑位准,并大于该第一资料讯号之一第二逻辑位准,该第一比较器电路产生显示是否该第一资料讯号系大于或者少于该第一参考电压之该第一输出讯号;以及一接收该第二资料讯号及一第二参考电压之第二比较器电路,该第二参考电压系少于该第二资料讯号之一第二逻辑位准,并大于该第二资料讯号之一第二逻辑位准,该第二比较器电路产生显示是否该第二资料讯号系大于或者少于该第二参考电压之该第二输出讯号。2.如申请专利范围第1项之感测放大器,其中该第一及第二参考电压系实质地相等。3.如申请专利范围第1项之感测放大器,其中该第一及第二逻辑位准系在实质地第一及第二电压位准,且其中该第一及第二参考电压系实质地介于该第一及第二电压位准之间。4.如申请专利范围第1项之感测放大器,其中该第一及第二比较器电路之年一个包含:一对具有其闸极互连之MIOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一支闸极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之间极系被耦合至该第一及第二参考电压之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。5.如申请专利范围第4项之感测放大器,其中该第一及第二比较器之每一个进一步包含一连接于该等感测电晶体之汲极之间的平衡电晶体,该平衡电晶体系被选择性地致能以调整该等感测电晶体之汲极于实质地相同电压。6.如申请专利范围第4项之感测放大器,其中被该等感测电晶体之源极所耦合之该共同电路节点系透过一MOSFET电晶体被耦合至一电源供应节点,该MOSFET电晶体系被偏压至一导通状态。7.如申请专利范围第1项之感测放大器,其中该第一及第二比较器反转该第一及第二资料讯号,且其中该感测放大器进一步包含一第三比较器,接收该第一资料讯号及该第一输出讯号,并产生一第三输出讯号,显示是否该第一资料讯号系大于该第一输出讯号,以及一第四比较器,接收该第二资料讯号及该第二输出讯号,并产生一第四输出讯号,显示是否该第二资料讯号系大于该第二输出讯号。8.一种感测放大器,该感测放大器用以于一互补模式或者一互补/非互补模式中感测第一及第二资料讯号之逻辑位准,并用以提供表示该第一及第二资料讯号之第一及第二输出讯号,该感测放大器包含:一具有一输出终端和第一及第二输入终端之第一差动放大器,该第一差动放大器接收该第一资料讯号于其第一输入终端,及一第一比较讯号于其第二输入终端,该第一差动放大器产生该第一输出讯号于其输出终端,相应于该第一资料讯号与该第一比较讯号之量値间的差异;一具有一输出终端和第一及第二输入终端之第二差动放大器,该第二差动放大器接收该第二资料讯号于其第一输入终端,及一第二比较讯号于其第二输入终端,该第二差动放大器产生该第二输出讯号于其输出终端,相应于该第二资料讯号与该第二比较讯号之量値间的差异;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一差动放大器之该第二输入终端,及该第一资料讯号至该第二差动放大器之该第二输入终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二差动放大器之该第二输入终端,该参考电压少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。9.如申请专利范围第8项之感测放大器,其中该第一及第二逻辑位准系在实质地第一及第二电压位准,且其中该参考电压系实质地介于该第一及第二电压位准之间。10.如申请专利范围第8项之感测放大器,其中该第一及第二差动放大器之每一个包含:一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一之闸极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之闸极系被耦合至该第一及第二参考电压之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。11.如申请专利范围第10项之感测放大器,其中该第一及第二差动放大器之每一个进一步包含一连接于该等感测电晶体之汲极之间的平衡电晶体,该平衡电晶体系被选择性地致能以调整该等感测电晶体之汲极于实质地相同电压。12.如申请专利范围第10项之感测放大器,其中被该等感测电晶体之源极所耦合之该共同电路节点系透过一MOSFET电晶体被耦合至一参考电压,该MOSFET电晶体系被偏压至一导通状态。13.如申请专利范围第8项之感测放大器,进一步包含:一具有第一及第二输入终端之第三差动放大器,该第三差动放大器之该第一输入终端系被耦合至该第一差动放大器之该输出终端;一具有第一及第二输入终端之第四差动放大器,该第四差动放大器之该第一输入终端系被耦合至该第二差动放大器之该输出终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三差动放大器之该第二输入终端至该第二差动放大器之输出,及该第四差动放大器之该第二输入终端至该第一差动放大器之输出,该第二开关于该互补/非互补模式中耦合该第三差动放大器之该第二输入终端至该第一资料讯号,及该第四差动放大器之该第二输入终端至该第二资料讯号。14.一种用以感测第一及第二资料讯号之逻辑位准的感测放大器,包含:一第一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第一对MOSFET感测电晶体,具有其汲极被耦合至该等第一对电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点,该等感测电晶体之一之闸极系被耦合至该第一资料讯号,且该等感测电晶体之另一个之闸极系被耦合至一第一比较终端;一第二对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第二对MOSFET感测电晶体,具有其汲极被耦合至该等第二对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第二共同电路节点,该等感测电晶体之一之闸极系被耦合至该第二资料讯号,且该等感测电晶体之另一个之闸极系被耦合至一第二比较终端;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一比较终端,及该第一资料讯号至该第二比较终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二比较终端,该参考电压少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。15.如申请专利范围第14项之感测放大器,进一步包含分别地连接于该等第一及第二对感测电晶体的汲极之间的第一及第二平衡电晶体,该第一及第二平衡电晶体系被选择性地致能以调整该等第一及第二对感测电晶体之汲极于实质地相同电压。16.如申请专利范围第14项之感测放大器,其中被该等个别的第一及第二对感测电晶体之源极所耦合之该第一及第二共同电路节点系透过个别的MOSFET电晶体被耦合至一参考电压,该等MOSFET电晶体系被偏压至一导通状态。17.如申请专利范围第14项之感测放大器,进一步包含:一第三对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第三对MOSFET感测电晶体,具有其汲极被耦合至该等第三对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第三共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第一对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第三比较终端;一第四对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第四对MOSFET感测电晶体,具有其汲极被耦合至该等第四对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第四共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第二对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第四比较终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三比较终端至于第四对中被耦合至该等第二对电流镜电晶体之一之汲极的该感测电晶体之闸极,并耦合该第四比较终端至于第三对中被耦合至该等第一对电流镜电晶体之一之汲极的该感测电晶体之闸极,该第二开关于该互补/非互补模式中耦合该第三比较终端至该第一资料讯号,及该第四比较终端至该第二资料讯号。18.一种记忆体装置,包含:至少一被安排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器接收个别的第一及第二资料讯号于其输入终端,该感测放大器包含;一接收该第一资料讯号及一第一参考电压之第一比较器电路,该第一参考电压系少于该第一资料讯号之一第一逻辑位准,并大于该第一资料讯号之一第二逻辑位准,该第一比较器电路产生显示是否该第一资料讯号系大于或者少于该第一参考电压之该第一输出讯号;以及一接收该第二资料讯号及一第二参考电压之第二比较器电路,该第二参考电压系少于该第二资料讯号之一第二逻辑位准,并大于该第二资料讯号之一第二逻辑位准,该第二比较器电路产生显示是否该第二资料讯号系大于或者少于该第二参考电压之该第二输出讯号。19.如申请专利范围第18项之记忆体装置,其中该第一及第二参考电压系实质地相等。20.如申请专利范围第18项之记忆体装置,其中该第一及第二逻辑位准系于实质地第一及第二电压位准,且其中该第一及第二参考电压系实质地介于该第一及第二电压位准之间。21.如申请专利范围第18项之记忆体装置,其中该第一及第二比较器每一个包含:一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一之闸极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之闸极系被耦合至该第一及第二参考电压之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。22.如申请专利范围第18项之记忆体装置,其中该第一及第二比较器反转该第一及第二资料讯号,且其中该感测放大器进一步包含一第三比较器,接收该第一资料讯号及该第一输出讯号,并产生一第三输出讯号,显示是否该第一资料讯号系大于该第一输出讯号,以及一第四比较器,接收该第二资料讯号及该第二输出讯号,并产生一第四输出讯号,显示是否该第二资料讯号系大于该第二输出讯号。23.一种记忆体装置,包含:至少一被安排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器接收个别的第一及第二资料讯号于其输入终端,并运作于一互补模式或者一互补/非互补模式,该感测放大器包含;一具有一输出终端和第一及第二输入终端之第一差动放大器,该第一差动放大器接收该第一资料讯号于其第一输入终端,及一第一比较讯号于其第二输入终端,该第一差动放大器产生该第一输出讯号于其输出终端,相应于该第一资料讯号与该第一比较讯号之量値间的差异;一具有一输出终端和第一及第二输入终端之第二差动放大器,该第二差动放大器接收该第二资料讯号于其第一输入终端,及一第二比较讯号于其第二输入终端,该第二差动放大器产生该第二输出讯号于其输出终端,相应于该第二资料讯号与该第二比较讯号之量値间的差异;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一差动放大器之该第二输入终端,及该第一资料讯号至该第二差动放大器之该第二输入终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二差动放大器之该第二输入终端,该参考电压少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。24.如申请专利范围第23项之记忆体装置,其中该第一及第二逻辑位准系于实质地第一及第二电压位准,且其中该第一及第二参考电压系实质地介于该第一及第二电压位准之间。25.如申请专利范围第23项之记忆体装置,其中该第一及第二差动放大器之每一个包含:一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一之闸极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之闸极系被耦合至该第一及第二比较终端之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。26.如申请专利范围第23项之记忆体装置,进一步包含:一具有第一及第二输入终端之第三差动放大器,该第三差动放大器之该第一输入终端系被耦合至该第一差动放大器之该输出终端;一具有第一及第二输入终端之第四差动放大器,该第四差动放大器之该第一输入终端系被耦合至该第二差动放大器之该输出终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三差动放大器之该第二输入终端至该第二差动放大器之输出,及该第四差动放大器之该第二输入终端至该第一差动放大器之输出,该第二开关于该互补/非互补模式中耦合该第三差动放大器之该第二输入终端至该第一资料讯号,及该第四差动放大器之该第二输入终端至该第二资料讯号。27.一种记忆体装置,包含:至少一被妄排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器感测个别的第一及第二资料讯号之逻辑位准于其输入终端,该感测放大器包含:一第一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第一对MOSFET感测电晶体,具有其汲极被耦合至该等第一对电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点,该等感测电晶体之一之闸极系被耦合至该第一资料讯号,且该等感测电晶体之另一个之闸极系被耦合至一第一比较终端;一第二对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第二对MOSFET感测电晶体,具有其汲极被耦合至该等第二对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第二共同电路节点,该等感测电晶体之一之闸极系被耦合至该第二资料讯号,且该等感测电晶体之另一个之闸极系被耦合至一第二比较终端;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一比较终端,及该第一资料讯号至该第二比较终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二比较终端,该参考电压系少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。28.如申请专利范围第27项之记忆体装置,进一步包含分别地连接于该等第一及第二对感测电晶体的汲极之间的第一及第二平衡电晶体,该第一及第二平衡电晶体系被选择性地致能以调整该等第一及第二对感测电晶体之汲极于实质地相同电压。29.如申请专利范围第27项之记忆体装置,其中被该等个别的第一及第二对感测电晶体之源极所耦合之该第一及第二共同电路节点系透过个别的MOSFET电晶体被耦合至一参考电压,该等MOSFET电晶体系被偏压至一导通状态。30.如申请专利范围第27项之记忆体装置,进一步包含:一第三对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第三对MOSFET感测电晶体,具有其汲极被耦合至该等第三对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第三共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第一对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第三比较终端;一第四对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第四对MOSFET感测电晶体,具有其汲极被耦合至该等第四对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第四共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第二对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第四比较终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三比较终端至于第四对中被耦合至该等第二对电流镜电晶体之一之汲极的该感测电晶体之闸极,并耦合该第四比较终端至于第三对中被耦合至该等第一对电流镜电晶体之一之汲极的该感测电晶体之闸极,该第二开关于该互补/非互补模式中耦合该第三比较终端至该第一资料讯号,及该第四比较终端至该第二资料讯号。31.一种电脑系统,包含:一具有一处理器滙流排之处理器;一输入装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料进入该电脑系统;一输出装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料自该电脑系统输出;以及一记忆体装置,透过该处理器滙流排被耦接至该处理器,该记忆体装置包含:至少一被安排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器接收个别的第一及第二资料讯号于其输入终端,该感测放大器包含;一接收该第一资料讯号及一第一参考电压之第一比较器电路,该第一参考电压系少于该第一资料讯号之一第一逻辑位准,并大于该第一资料讯号之一第二逻辑位准,该第一比较器电路产生显示是否该第一资料讯号系大于或者少于该第一参考电压之该第一输出讯号;以及一接收该第二资料讯号及一第二参考电压之第二比较器电路,该第二参考电压系少于该第二资料讯号之一第二逻辑位准,并大于该第二资料讯号之一第二逻辑位准,该第二比较器电路产生显示是否该第二资料讯号系大于或者少于该第二参考电压之该第二输出讯号。32.如申请专利范围第31项之电脑系统,其中该第一及第二比较器每一个包含:一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一之间极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之闸极系被耦合至该第一及第二参考电压之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。33.如申请专利范围第31项之电脑系统,其中该第一及第二比较器反转该第一及第二资料讯号,且其中该感测放大器进一步包含一第三比较器,接收该第一资料讯号及该第一输出讯号,并产生一第三输出讯号,显示是否该第一资料讯号系大于该第一输出讯号,以及一第四比较器,接收该第二资料讯号及该第二输出讯号,并产生一第四输出讯号,显示是否该第二资料讯号系大于该第二输出讯号。34.一种电脑系统,包含:一具有一处理器滙流排之处理器;一输入装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料进入该电脑系统;一输出装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料自该电脑系统输出;以及一记忆体装置,透过该处理器滙流排被耦接至该处理器,该记忆体装置包含:至少一被安排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器接收个别的第一及第二资料讯号于其输入终端,并运作于一互补模式或者一互补/非互补模式,该感测放大器包含:一具有一输出终端和第一及第二输入终端之第一差动放大器,该第一差动放大器接收该第一资料讯号于其第一输入终端,及一第一比较讯号于其第二输入终端,该第一差动放大器产生该第一输出讯号于其输出终端,相应于该第一资料讯号与该第一比较讯号之量値间的差异;一具有一输出终端和第一及第二输入终端之第二差动放大器,该第二差动放大器接收该第二资料讯号于其第一输入终端,及一第二比较讯号于其第二输入终端,该第二差动放大器产生该第二输出讯号于其输出终端,相应于该第二资料讯号与该第二比较讯号之量値间的差异;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一差动放大器之该第二输入终端,及该第一资料讯号至该第二差动放大器之该第二输入终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二差动放大器之该第二输入终端,该参考电压少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。35.如申请专利范围第34项之电脑系统,其中该第一及第二差动放大器之每一个包含;一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一对MOSFET感测电晶体,具有其汲极被耦合至该等电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点;该等感测电晶体之一之闸极系被耦合至该等资料讯号之一,且该等感测电晶体之另一个之闸极系被耦合至该第一及第二比较终端之一,该等感测电晶体之一产生该第一及第二输出讯号之一于其汲极。36.如申请专利范围第34项之电脑系统,进一步包含:一具有第一及第二输入终端之第三差动放大器,该第三差动放大器之该第一输入终端系被耦合至该第一差动放大器之该输出终端;一具有第一及第二输入终端之第四差动放大器,该第四差动放大器之该第一输入终端系被耦合至该第二差动放大器之该输出终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三差动放大器之该第二输入终端至该第二差动放大器之输出,及该第四差动放大器之该第二输入终端至该第一差动放大器之输出,该第二开关于该互补/非互补模式中耦合该第三差动放大器之该第二输入终端至该第一资料讯号,及该第四差动放大器之该第二输入终端至该第二资料讯号。37.一种电脑系统,包含:一具有一处理器滙流排之处理器;一输入装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料进入该电脑系统;一输出装置,透过该处理器滙流排被耦接至该处理器,并适应于允许资料自该电脑系统输出;以及一记忆体装置,透过该处理器滙流排被耦接至该处理器,该记忆体装置包含:至少一被安排成列与行之记忆格阵列,该等列之每一个具有一列线,且该等行之每一个具有一对互补数位线;一被耦合至位址滙流排之列位址电路,用以致动一列线,以相应于一透过该位址滙流排被耦合至该列位址电路之列位址;一被耦合至位址滙流排之行位址电路,用以选择一行供一记忆体存取,其相应于一透过该位址滙流排被耦合至该行位址电路之行位址;以及一感测放大器,具有一对输入终端被耦合至该记忆体阵列之所选行之该数位线,及一对输出被耦合至该记忆体装置之一资料终端,该感测放大器感测个别的第一及第二资料讯号之逻辑位准于其输入终端,该感测放大器包含:一第一对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第一对MOSFET感测电晶体,具有其汲极被耦合至该等第一对电流镜电晶体之个别一个之汲极,其源极系被耦合至一共同电路节点,该等感测电晶体之一之闸极系被耦合至该第一资料讯号,且该等感测电晶体之另一个之间极系被耦合至一第一比较终端;一第二对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第二对MOSFET感测电晶体,具有其汲极被耦合至该等第二对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第二共同电路节点,该等感测电晶体之一之闸极系被耦合至该第二资料讯号,且该等感测电晶体之另一个之闸极系被耦合至一第二比较终端;以及一模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该模式电路包括一开关,于该互补模式中耦合该第二资料讯号至该第一比较终端,及该第一资料讯号至该第二比较终端,该开关于该互补/非互补模式中耦合一参考电压至该第一及第二比较终端,该参考电压系少于该第一及第二资料讯号之一第一逻辑位准,并大于该第一及第二资料讯号之一第二逻辑位准。38.如申请专利范围第37项之电脑系统,进一步包含:一第三对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第三对MOSFET感测电晶体,具有其汲极被耦合至该等第三对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第三共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第一对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第三比较终端;一第四对具有其闸极互连之MOSFET电流镜,其源极系被耦合至一共同供应电压,且该等电流镜电晶体之一之汲极系被耦合至两个电流镜电晶体之闸极;一第四对MOSFET感测电晶体,具有其汲极被耦合至该等第四对电流镜电晶体之个别一个之汲极,其源极系被耦合至一第四共同电路节点,该等感测电晶体之一之闸极系被耦合至该等第二对电流镜电晶体之一之汲极,且该等感测电晶体之另一个之闸极系被耦合至一第四比较终端;以及一第二模式电路,用以允许该感测放大器起作用进入一互补模式或者一互补/非互补模式中,该第二模式电路包括一第二开关,于该互补模式中耦合该第三比较终端至于第四对中被耦合至该等第二对电流镜电晶体之一之汲极的该感测电晶体之闸极,并耦合该第四比较终端至于第三对中被耦合至该等第一对电流镜电晶体之一之汲极的该感测电晶体之闸极,该第二开关于该互补/非互补模式中耦合该第三比较终端至该第一资料讯号,及该第四比较终端至该第二资料讯号。39.一种感测第一及第二资料讯号之逻辑位准之方法,包含,于一正常模式中,互相比较该第一及第二资料讯号,并产生一第一输出讯号,该第一输出讯号显示是否该第一资料讯号系大于该第二资料讯号,以及,于一改变模式中,产生一第二输出讯号,该第二输出讯号显示是否该第二资料讯号系大于该第一资料讯号,并将该第一及第二资料讯号与一参考电压做比较,且产生一显示是否该第一资料讯号系大于该参考电压之讯号作为该第一输出讯号,且于该改变模式中产生一显示是否该第二资料讯号系大于该参考电压之讯号作为该第二输出讯号。40.如申请专利范围第39项之方法,进一步包含:于该正常模式中,比较该第一输出讯号与第二输出讯号,并产生一第三输出讯号,该第三输出讯号显示是否该第一输出讯号系大于该第二输出讯号;于该正常模式中,比较该第二输出讯号与第一输出讯号,并产生一第四输出讯号,该第三输出讯号显示是否该第二输出讯号系大于该第一输出讯号;于该改变模式中,比较该第一输出讯号与第一资料讯号,并产生一讯号作为第三输出讯号,该第三输出讯号显示是否该第一输出讯号系大于该第一资料讯号;以及于该改变模式中,比较该第一输出讯号与该第二资料讯号,并产生一讯号作为第四输出讯号,该第四输出讯号显示是否该第二输出讯号系大于该第二资料讯号。41.如申请专利范围第39项之方法,进一步包含选择性地互连该等感测电晶体之汲极,以调整该等感测电晶体之汲极于实质地相同电压。42.如申请专利范围第39项之方法,其中该第一及第二逻辑位准系在实质地第一及第二电压位准,且其中该参考电压系实质地介于该第一及第二电压位准之间。图示简单说明:第一图系为一习知记忆体装置之方块图,该习知记忆体装置可以使用根据本发明之一阵列感测放大器之一具体实施例;第二图系为一习知感测放大器电路之概略图;第三图系为一使用数个第二图中感测放大器电路之暂知感测放大器电路之概略图;第四图系为一根据本发明之一感测放大器之一具体实施例之概略图;第五图-第七图系为波形图,其显示第四图中感测放大器回应各式各样输入讯号之方式;以及第八图系为一电脑系统之方块图,该电脑系统使用第一图之记忆体装置,包含第四图之感测放大器。 |
