| 主权项 |
1.一种半导体装置之制造方法,其中前述半导体装置包含有:基板;熔丝,其系形成在前述熔丝上;蚀刻阻止层,其系形成在前述熔丝上以掩盖前述熔丝形成区域;层间绝缘膜,其系用以掩盖前述蚀刻阻止层;导体图案,其系形成在前述层间绝缘膜上;保护膜,其系形成在前述层间绝缘膜上以用来掩盖前述导体图案;接合接触垫,其系形成在前述保护膜中以露出前述导体图案;及开口窗,其系与前述熔丝对应地形成在前述保护膜中,以便贯穿前述层间绝缘膜及前述蚀刻阻止层;其形成前述开口窗之工程包含有:第一开口部形成工程-在前述保护膜及前述层间绝缘膜中,形成第一开口部以便露出前述蚀刻阻止层;及第二开口部形成工程-透过前述第一开口部来蚀刻前述蚀刻阻止层,进而将第二开口部连接形成于前述第一开口部;其中用来形成前述第一开口部之工程,系与形成前述接合接触垫之工程同时实行。2.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:前述熔丝系藉一形成在前述蚀刻阻止层下之熔丝被覆膜来掩盖;用来形成前述第二开口部之工程,系为了前述熔丝被覆膜之厚度在前述第二开口部减少而实行。3.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:前述层间绝缘膜,系包含局部地改变厚度之平坦化膜。4.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:用来形成前述第一开口部之工程及用来形成前述接触孔之工程,系使用氟利昂(Freon)系之蚀刻气体来实行。5.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:用来形成前述第二开口部之工程,系使用BCl3.CF4.HBr、SiCl4.Cl2.HI、Ar、N2.O2.He及选取自由此等之混合物所成之群的蚀刻气体,来实行。6.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:用来形成前述第二开口部之工程,系包含一将前述蚀刻阻止层各向同性地蚀刻之工程;前述各向同性地蚀刻之工程,系为了前述蚀刻阻止层从前述开口窗之侧壁面退后前述蚀刻阻止层之厚度以上而实行。7.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:用来形成前述第一开口部之工程,系藉着以第一流量比使用用做蚀刻气体之CF4及O2的混合气体,来实行;用来形成前述第二开口部之工程,则藉着以不同于第一流量比之第二流量比使用用做蚀刻气体之CF4及O2的混合气体,来实行。8.如申请专利范围第1项所述之半导体装置之制造方法,其特征为:前述半导体装置更在其构造中包含存储单元;前述蚀刻阻止层,系于前述存储单元中,形成在一构成存储单元电容器的对向电极之层水准与前述导体图案之层水准间。9.如申请专利范围第8项所述之半导体装置之制造方法,其特征为:前述蚀刻阻止层,系形成在与前述对向电极之层水准同一之层水准。10.如申请专利范围第8项所述之半导体装置之制造方法,其特征为:前述熔丝,系形成于前述存储单元之字线或位元线之层水准。11.一种半导体装置之制造方法,其中前述半导体装置包含有:基板;熔丝,其系形成在前述基板上;熔丝被覆膜,其系形成在前述熔丝上以用来掩盖前述熔丝形成区域;蚀刻阻止层,其系形成在前述被覆膜上以便掩盖前述熔丝形成区域;层间绝缘膜,其系用以掩盖前述蚀刻阻止层;导体图案,其系形成在前述层间绝缘膜上;保护膜,其系形成在前述层间绝缘膜上以用来掩盖前述导体图案;及开口窗,其系用来贯穿前述层间绝缘膜及前述蚀刻阻止层;其形成前述开口窗之工程包含有:第一开口部形成工程-在前述保护膜及前述层间绝缘膜中,形成第一开口部以便露出前述蚀刻阻止层;及第二开口部形成工程-透过前述第一开口部来蚀刻前述蚀刻阻止层,进而将第二开口部连接形成于前述第一开口部;其中用来形成前述第二开口部之工程,系为了前述熔丝被覆膜之厚度在前述第二开口部中减少而实行。12.如申请专利范围第11项所述之半导体装置之制造方法,其特征为:用来形成前述第二开口部之工程,系包含一将前述蚀刻阻止层各向同性地蚀刻之工程。13.如申请专利范围第12项所述之半导体装置之制造方法,其特征为:前述各向同性地蚀刻之工程,系为了前述蚀刻阻止层从前述开口窗之侧壁面退后前述蚀刻阻止层之厚度以上而实行。14.如申请专利范围第11项所述之半导体装置之制造方法,其特征为:前述半导体装置更在其构造中包含动态随机存取记忆体(DRAM);前述蚀刻阻止层,系形成在构成前述DRAM之存储单元电容器的对向电极之层水准与前述导体图案之层水准间。15.如申请专利范围第11项所述之半导体装置之制造方法,其特征为:前述蚀刻阻止层,系形成在与前述对向电极之层水准同一之层水准。16.如申请专利范围第14项所述之半导体装置之制造方法,其特征为:前述熔丝,系形成在前述存储单元之字线或位元线之层水准。17.一种半导体装置之制造方法,其中前述半导体装置包含有:基板;熔丝,其系形成在前述基板上;蚀刻阻止层,其系形成在前述熔丝上以用来掩盖前述熔丝形成区域;层间绝缘膜,其系用以掩盖前述蚀刻阻止层;导体图案,其系形成在前述层间绝缘膜上;保护膜,其系形成在前述层间绝缘膜上以用来掩盖前述导体图案;接合接触垫,其系形成在前述保护膜中以便露出前述导体图案;及开口窗,与系与前述熔丝对应地形成在前述保护膜中以便贯穿前述层间绝缘膜及前述蚀刻阻止层;其形成前述开口窗之工程包含有:第一开口部形成工程-与前述接合接触垫同时在前述保护膜及前述层间绝缘膜中形成一对应于前述蚀刻阻止层之第一开口部,以便在前述接触孔露出前述导体图案;及第二开口部形成工程-用抗蚀图案来掩盖前述接合接触垫,透过前述第一开口部来蚀刻前述蚀刻阻止层,且将第二开口部连续形成于前述第一开口部。18.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:在前述层间绝缘膜与前述导体图案间包含形成多层配线构造之工程。19.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:用来形成前述第二开口部之工程,系包含各向同性地蚀刻前述蚀刻阻止层之工程;前述各向同性地蚀刻之工程,系为了前述蚀刻阻止层从前述开口窗之侧壁面退后前述蚀刻阻止层之厚度以上而实行。20.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:用来形成前述第一开口部之工程及用来形成前述接合接触垫之工程,系使用氟利昂(Freon)之蚀刻气体来实行。21.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:用来形成前述第二开口部之工程,系使用BCl3.CF4.HBr、SiCl4.CI2.HI、Ar、N2.O2.He及选取自由此等混合物所成之群的蚀刻气体,来实行。22.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:用来形成前述第一开口部之工程,系藉着以第一流量比使用用做蚀刻气体之CF4及O2的混合气体,来实行;用来形成前述第二开口部之工程,则藉着以不同于第一流量比之第二流量比使用用做蚀刻气体之CF4及O2的混合气体,来实行。23.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:前述半导体装置更在其构造中包含动态随机存取记忆体(DRAM);前述蚀刻阻止层,系形成在一构成前述DRAM之存储单元电容器的对向电极之层水准与前述导体图案之层水准间。24.如申请专利范围第17项所述之半导体装置之制造方法,其特征为:前述蚀刻阻止层,系形成在与前述对向电极之层水准同一之层水准。25.如申请专利范围第24项所述之半导体装置之制造方法,其特征为:前述熔丝,系形成在前述存储单元之字线或位元线之层水准。26.一种半导体装置,其包含有:基板;熔丝,其系形成在前述基板上;熔丝被覆膜,其系用以掩盖前述熔丝形成区域;蚀刻阻止层,其系形成在前述熔丝被覆膜上;层间绝缘膜,其系用以掩盖前述蚀刻阻止层;及开口窗,其系形成在前述层间绝缘膜中,以便贯穿前述蚀刻阻止层,使前述熔丝被覆膜露出;其特征为:前述层间绝缘膜具有一用来划成前述开口窗之第一侧壁;前述蚀刻阻止层具有一用来划成前述开口窗之第二侧壁;前述第二侧壁,系形成在比前述第一侧壁更退后之位置。27.如申请专利范围第26项所述之半导体装置,其特征为:前述第二侧壁,系形成于从前述第一侧壁,实质地退后前述蚀刻阻止层之厚度以上的距离。28.如申请专利范围第26项所述之半导体装置,其特征为:前述半导体装置更在其构造中包含动态随机存取记忆体(DRAM);前述蚀刻阻止层,系形成在一构成前述DRAM之存储单元电容器的对向电极之层水准与前述导体图案之层水准间。29.如申请专利范围第26项所述之半导体装置,其特征为:前述蚀刻阻止层,系形成于与前述对向电极之层水准同一之层水准。30.如申请专利范围第28项所述之半导体装置,其特征为:前述熔丝,系形成于前述存储单元之字线或位元线之层水准。图式简单说明:第一图Asim第一图C系显示具有习知熔丝之半导体装置的制造工程;第二图Asim第二图D系显示具有另外习知熔丝之半导体装置的制造工程;第三图Asim第三图C系显示具有更另外习知熔丝之半导体装置的制造工程;第四图Asim第四图C系显示具有更另外习知熔丝之半导体装置的制造工程;第五图系用以说明具有习知熔丝之半导体装置的缺点;第六图Asim第六图C系依据本发明第一实施例之半导体装置的制造工程图;第七图Asim第七图D系依据本发明第二实施例之半导体装置的制造工程图;第八图系显示依据本发明第三实施例之半导体装置的构成;第九图Asim第九图E系显示第八图之半导体装置的制造工程;第十图Asim第十图D系显示依据本发明第四实施例之半导体装置的制造工程。 |
