| 摘要 |
Es wird eine Schaltungsanordnung zur Erzeugung einer gezielten Bitlängenmanipulation eines Senders zur Ausgabe eines seriellen Datenstromes vorgeschlagen, bei der eine Steuereinrichtung (5) in Abhängigkeit der zu sendenden Bitzustände die jeweiligen Teilbits als Teilbitvektor (7) vorgibt und die Bitlängen für den seriellen Datenstrom zur Ausgabe (9) auf die Leitung oder einen Signalumsetzer festlegt. Mit Hilfe von zwei Teilbit-Registerketten (14a-d, 15a-d), dessen serielle Ausgänge (16, 17) mit einem kombinatorischen Gatter verknüpft sind, wird ein auszugebender Datenstrom (9) erzeugt.
|
