| 主权项 |
2.一种半导体积体电路装置,系具备电源线不同之复数内部电路,及设在该等内部电路之间的电路间讯号配线者,其特征在于:在连接于前述电路间讯号配线的第1能动元件附近,设有与前述第1能动元件为同一构造或同样构造,互连接该当内部电路之电源线,但自前述电路间讯号配线及其他讯号配线切离之第2气动元件者。3.如申请专利范围第2项之半导体积体电路装置,其中于前述第1能动元件附近亦设有与其为同一构造或同样构造,且连接该当内部电路之电源线及前述电路间讯号配线,但为由其他讯号配线切离之第3能动元件者。4.如申请专利范围第3项之半导体积体电路装置,其中对于前述复数内部电路中之任一对设有复数之送收方向为不同之前述电路间讯号配线,并于前述一对内部电路中一方之电路的前述电路间讯号配线的接收侧之第1能动元件附近,设有前述第2能动元件及前述第3能动元件,于前述一对内部电路中另一方之电路的前述电路间讯号配线的接收例之第1能动元件附近,则代替前述第2能动元件或将其省略而设置前述第3能动元件。5.一种半导体积体电路装置,系具备电源线不同之复数内部电路,及设在该等内部电路之间电路间讯号配线者,其特征在于:设有连接于前述电路间讯号配线之连接部位附近之静的部位的电路间补助配线者。6.如申请专利范围第5项之半导体积体电路装置,其中于前述静的部位含有:前述电路间讯号配线所连接之第1能动元件中之发送侧的能动元件之连接于该当内部电路之电源线的部分领域,及与前述第1能动元件中之接收侧为同一构造或同样构造,且自设在其附近之前述电路间补助配线以外之讯号配线切离之别的能动元件之双方。7.如申请专利范围第6项之半导体积体电路装置,其中代替前述部分领域,而对于连接该处之该当电源线之重叠或接近于前述部分领域之附近领域连接前述电路间补助配线。8.如申请专利范围第6项之半导体积体电路装置,其中对于前述复数内部电路中任一对设有复数之送收方向不同的前述电路间讯号配线,并于前述一对内部电路中之一方电路之前述电路间讯号配线的接收侧之第1能动元件附近,除前述别的能动元件之外更设有与其为同一构造或同样构造,且连接于该当内部电路的电源线,但自前述电路间讯号配线、其他讯号配线及前述电路间补助配线切离之又一别的能动元件,于前述一对内部电路中之另一方电路之前述电路间讯号配线之接收侧的第1能动元件附近则代替前述又一别的能动元件或将其省略,而设置前述别的能动元件。9.如申请专利范围第7项之半导体积体电路装置,其中对于前述复数内部电路中任一对设有复数之送收方向不同的前述电路间讯号配线,并于前述一对内部电路中之一方电路之前述电路间讯号配线的接收侧之第1能动元件附近,除前述别的能动元件之外更设有与其为同一构造或同样构造,且连接于该当内部电路的电源线,但自前述电路间讯号配线、其他讯号配线及前述电路间补助配线切离之又一别的能动元件,于前述一对内部电路中之另一方电路之前述电路间讯号配线之接收侧的第1能动元件附近则代替前述又一别的能动元件或将其省略,而设置前述别的能动元件。10.如申请专利范围第2项至第9项之任一项的半导体积体电路装置,其中该当或相当于前述第2.第3.别的能动元件、及又一别的能动元件之任一能动元件为以挟持或围绕前述第1能动元件或与其相当之能动元件的状态设置复数个。11.一种半导体积体电路装置,系具备电源线不同之复数组输出入电路及内部电路,由外部连接端子经由前述复数组中之任一组的输出入电路至与其同组之内部电路的讯号配线,由该讯号配线分支,并经由前述复数组中之任何另一组输出入电路至与其同组的内部电路之分支配线,于前述一组之输出入电路,对于前述讯号配线所设之第1保护电路,于前述另一组之输出入电路,对于前述分支配线新设之第之保护电路,及于前述另一组之内部电路,对于前述分支配线新设之第3保护电路者。12.如申请专利范围第11项之半导体积体电路装置,其中前述第1.第2.及第3保护电路之任一含有连接于该当输出入电路或该当内部电路之电源线,但为由任何的讯号配线切离的能动元件。13.如申请专利范围第11项或第12项的半导体积体电路装置,其中前述第3保护电路含有复数个保护元件,又该等保护元件为挟持或围绕保护对象之元件的状态配置。图式简单说明:第1图表示本发明之半导体积体电路装置的第1实施例,(a)为主要部分之详细电路图,(b)为该当领域的配置图,(c)为形成基本单位之半导体领域及闸极的纵断面立体图。第2图表示本发明之半导体积体电路装置的第2实施例,(a)为主要部分之详细电路图,(b)为该当领域的配置图。第3图表示本发明之半导体积体电路装置第3实施例的主要部分之详细电路图。第4图表示本发明之半导体积体电路装置第4实施例,(a)为主要部分之详细电路图,(b)为该当领域的配置图。第5图表示本发明之半导体积体电路装置的第5实施例,(a)为主要部分之详细电路图,(b)为该当领域的配置图。第6图表示本发明之半导体积体电路装置的第6实施例之主要部分之详细电路图。第7图表示本发明之半导体积体电路装置第7实施例之主表面全体的概要配置图。第8图(a)为内部电路之保护电路等的配置图,(b)为形成其基本单位之半导体领域及闸极的纵断面立体图。第9图表示保护电路及直接关连之部分的电路图。第10图表示具有电源线不同之复数内部电路的半导体积体电路装置之一般构造,(a)表示晶片全体的概要配置图,(b)为主要部分的电路图。第11图表示于内部电路间送收讯号的部分以元件单位表示,(a)为详细电路图,(b)为半导体领域的配置图,(c)为对于闸极及电源线亦形成图案时的配置图,(d)为更加形成讯号配线图案时的配置图,(e)为形成基本单位之半导体领域及闸极的纵断面立体图。第12图(a)、(b)、(c)表示电冲杂讯之影响的想像图。 |
