存储器集成电路

摘要

本发明涉及一种存储器集成电路，其实现了信息处理速度约是以往两倍的高速化信息处理。并且，即使有一部分有缺欠，也可有效地利用无缺欠的存储单元，从而使材料利用率提高。其中，具有可在一对存储单元(10)、(20)进行数据写入和读出的位线BL的存储器集成电路包括：栅极G分别与同一字线WL共同连接、源极S或漏极D的一端与同一位线BL共同连接的一对N型MOS晶体管N.Tr1及P型MOS晶体管P.Tr2；一端电极分别与没有连接所述同一位线BL的源极S或漏极D进行连接、另一端电极与所述存储器集成电路的板极连接的电容器C1、C2；在所述存储单元(10)、(20)中，具有对任一存储单元自由地进行选择性的数据写入和读出的运算电路。

主权项

1.一种存储器集成电路，其特征在于包括：字线WL；与该字线WL交叉的位线BL；在所述字线WL和所述位线BL的交叉部分设置着多个存储单元(10)、(20)；具有对所述多个存储单元(10)、(20)进行写入和读出所需的数据的运算电路；所述存储单元(10)由电容器C1和N型MOS晶体管N.Tr1构成；所述存储单元(20)由电容器C2和P型MOS晶体管P.Tr2构成；将一对所述N型MOS晶体管N.Tr1和所述P型MOS晶体管P.Tr2各自的栅极G共同连接到同一字线WL上，源极S或漏极D其中一端共同连接到同一位线BL上；分别将所述电容器C1、C2的一端的电极与所述存储器集成电路的板极共同连接，另外相对一端的电极与未连接所述位线BL的源极S或漏极D连接；所述运算电路由对所述一对存储单元(10)、(20)中的任意一个或两个存储单元自由地进行读写数据的电路构成。