| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 一种半导体器件及其制造方法。在制造该半导体的方法中，在半导体基底(100)的上面或上方形成由含铜金属膜组成的第一布线(22a，34b)。在半导体基底的整个表面上形成第一夹层绝缘膜(18，16)，以覆盖第一布线。选择性地去除第一夹层绝缘膜，以形成到达第一布线的连接孔。形成阻挡金属膜(30)，以覆盖连接孔的内表面，并且随后形成含铜金属膜(32)以填充连接孔。将连接孔外形成的含铜金属膜去除。在半导体基底的整个表面上形成第二夹层绝缘膜(20，14b)，以覆盖在连接孔内形成的含铜金属膜。选择性地去除第二夹层绝缘膜，以形成布线槽，使得在连接孔内形成的含铜金属膜在底部露出。形成阻挡金属膜来覆盖布线槽的内部，并且，随后形成含铜金属膜以填充布线槽。接着，在布线槽外的含铜金属膜被去除，以形成第二布线(34b和22b)。 | ||
| 申请公布号 | CN1444276A | 申请公布日期 | 2003.09.24 |
| 申请号 | CN02148123.7 | 申请日期 | 2002.10.30 |
| 申请人 | 日本电气株式会社 | 发明人 | 弘长伸夫;竹胁利至;国岛浩之;山本悦章 |
| 分类号 | H01L23/522;H01L23/532;H01L21/768 | 主分类号 | H01L23/522 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;关兆辉 |
| 主权项 | 1.一种半导体器件，包括：半导体基底；在所述半导体基底上形成的第一绝缘膜内、包括含铜金属膜的第一布线；在所述第一绝缘膜上的第二绝缘膜内形成、并与所述第一布线相连的、包括含铜金属膜的连接插头；以及在所述第二绝缘膜上的第三绝缘膜内形成、并与所述连接插头相连的、包括含铜金属膜的第二布线。 | ||
| 地址 | 日本东京 | ||