| 主权项 |
1.一种积体化微惯性感测元结构之制造方法,包括下列步骤:提供一半导体基板,其上系已形成场氧化层、薄氧化层、多晶矽结构、源/汲极、复数金属导电层、导通各层次的金属栓塞与所有的导体间介电层以及一表层保护层;在该半导体基板上之表层保护层表面沈积一第一氧化矽层,再形成一光阻层于其上,并定义出部份裸露之窗口;以该光阻层为罩幕,进行介电层深蚀刻,使蚀刻形成的深沟槽会终止于该半导体基板而露出部份该基板,并裸露出该金属导电层于该深沟槽中;形成一非晶矽材料,其系利用细窄的该深沟槽设计,使该非晶矽材料仅会沈积在该基板表面,并使每一该深沟槽上的该多晶矽材料相互接合而形成一平坦之非晶矽膜;去除部份之非晶矽膜,仅留下该深沟槽周围之该非晶矽膜;在该半导体基板上形成一第二氧化矽层,以覆盖住该非晶矽膜,并去除部份该第二氧化矽层而露出部份该非晶矽膜而形成蚀刻孔;及藉由该蚀刻孔等向性蚀刻去除所有的该非晶矽膜,并蚀刻下切去除该深沟槽底部之部份该半导体基板,以形成一下切洼处,直至预定的微结构下方完全悬浮为止。2.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该表层保护层系由一氧化矽层及一氮化矽层所组成。3.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该第一氧化矽层系利用电浆式化学气相沈积技术形成者。4.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中在该介电层深蚀刻之步骤中,其系利用活性离子蚀刻技术进行深蚀刻。5.如申请专利范围第4项所述之积体化微惯性感测元结构之制造方法,其中该活性离子蚀刻所使用之蚀刻气体为三氟甲烷或是四氟化碳气体。6.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中在该深沟槽中除裸露出该金属导电层之外,更可露出该金属栓塞。7.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该深沟槽之宽度系小于3微米。8.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该非晶矽材料系利用电浆式化学气相沈积技术沈积在该半导体基板上。9.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该非晶矽膜的厚度为该深沟槽宽度之1.5倍以上。10.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中去除该部份之非晶矽膜系利用光刻技术完成者。11.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该第二氧化矽层系利用电浆式化学气相沈积技术形成者。12.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中该蚀刻孔系利用光刻技术蚀刻该第二氧化矽层所形成者。13.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中在去除该非晶矽膜之步骤中,其系利用等向性的二氟化氙气体乾蚀刻技术去除所有的非晶矽材料。14.如申请专利范围第1项所述之积体化微惯性感测元结构之制造方法,其中在该半导体基板上更可再形成一第三氧化矽层,使其覆盖在该第二氧化矽层表面并填满该蚀刻孔。图式简单说明:第一(a)图至第一(h)图为本发明利用商用积体电路制程设计定义微惯性感测元结构的各步骤构造剖视图。第二图为本发明制作出的微惯性感测元于作动时的结构示意图。 |
