| 主权项 |
1.一种罩幕式唯读记忆体的制造方法,包括:在一基底中形成一埋入式位元线;在该基底上形成一第一介电层;以垂直于该埋入式位元线之方向,于该第一介电层上形成一条状第二介电层;移除部分该第一介电层,以暴露出该基底;在暴露之该基底表面上形成一闸氧化层;在该基底上形成一导电层,覆盖该条状第二介电层;移除部分该导电层直到该条状第二介电层暴露出来,以形成复数个编码记忆胞,其中具有该闸氧化层之该些编码记忆胞系为一逻辑状态"1",而具有该第一介电层之该些编码记忆胞系为一逻辑状态"0";以及移除该条状第二介电层。2.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层与该条状第二介电层之间具有一蚀刻选择比。3.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层包括一氧化矽层。4.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层之厚度系为1000埃至2000埃。5.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该条状第二介电层包括一条状氮化矽层。6.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该条状第二介电层之厚度系为1000埃至2000埃。7.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该闸氧化层之厚度系为30埃至70埃。8.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中该导线层包括一多晶矽层。9.如申请专利范围第8项所述之罩幕式唯读记忆体的制造方法,其中在移除部分该多晶矽层而暴露出该条状第二介电层之后,更包括在该多晶矽层上形成一金属矽化物层。10.如申请专利范围第1项所述之罩幕式唯读记忆体的制造方法,其中移除部分该导电层之方法系为一化学机械研磨法或一回蚀刻法。11.一种罩幕式唯读记忆体的制造方法,包括:提供一基底,其中该基底具有一记忆胞区与一周边电路区,且该周边电路区中已形成有一隔离结构以定义出一主动区;在该记忆胞区之该基底中形成一埋入式位元线;在该基底上形成一第一介电层;在该第一介电层上形成图案化之一第二介电层,其中于该记忆胞区中之该第二介电层包括垂直于该埋入式位元线之方向之复数个条状第二介电层,于该周边电路区中之该第二介电层系暴露出该主动区之该第一介电层;移除该记忆胞区中之部分该第一介电层,以暴露出该基底,并且移除该周边电路区中暴露出之该第一介电层,以使该基底裸露出来;在暴露之该基底表面形成一闸氧化层;在该基底上形成一导电层,覆盖该第二介电层;移除部分该导电层直到该第二介电层暴露出来,以形成复数个编码记忆胞,其中具有该闸氧化层之该些编码记忆胞系为一逻辑状态"1",而具有该第一介电层之该些编码记忆胞系为一逻辑状态"0";以及移除该第二介电层。12.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层与该条状第二介电层之间具有一蚀刻选择比。13.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层包括一氧化矽层。14.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该第一介电层之厚度系为1000埃至2000埃。15.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该条状第二介电层包括一条状氮化矽层。16.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该条状第二介电层之厚度系为1000埃至2000埃。17.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该闸氧化层之厚度系为30埃至70埃。18.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中该导线层包括一多晶矽层。19.如申请专利范围第18项所述之罩幕式唯读记忆体的制造方法,其中在移除部分该多晶矽层而暴露出该条状第二介电层之后,更包括在该多晶矽层上形成一金属矽化物层。20.如申请专利范围第11项所述之罩幕式唯读记忆体的制造方法,其中移除部分该导电层之方法系为一化学机械研磨法或一回蚀刻法。图式简单说明:第1A图至第1C图为习知罩幕式唯读记忆体之制造流程剖面示意图;第2图是依照本发明一较佳实施例之罩幕式唯读记忆体元件之上视图;以及第3A图至第3J图是依照本发明一较佳实施例之罩幕式唯读记忆体元件之制造流程剖面示意图。 |
