| 主权项 |
1.一种微机电系统层,其中在该层上之该微机电系统的制造之前,该微机电系统被选择性地接合在一基材层,其中选择性的接合包括在该微机电系统与该基材层的界面处至少一个强接合的区域与至少一个弱接合的区域,其中多数的微机电系统是形成在弱接合区域之该微机电系统层的表面上或在其中,而且更进一步,其中该微机电系统层可以藉由在该强接合区域之主要地分离而由该基材上被移除。2.如申请专利范围第1项之微机电系统层,其中该微机电系统层被选择性地在该微机电系统层与该基材层之间的界面周围接合至该基材层。3.一种垂直整合的微机电系统,包含:如申请专利范围第1项之微机电系统层以及一联合的控制层。4.如申请专利范围第3项之垂直整合的微机电系统,其中该联合的控制层是由包含逻辑、记忆体、热控制、一形成在该微机电系统层上或其中之类似的微机电系统、一形成在该微机电系统层上或其中之不同的微机电系统或包含至少一种前述的控制组件之任一组合组成之群组选出。5.一种制造一微机电系统层的方法,包含:提供一包含选择性地接合在第二层之第一层,该选择性的接合包括一个或多个弱接合的区域以及一个或多个强接合的区域;和处理在该弱接合区域之该第一层中或其上的一微机电系统的至少一部份。6.如申请专利范围第5项的方法,进一步包含由该第二层分离该第一层,其中该分离损害该微机电系统最少。7.一种制造一微机电系统装置的方法,包含:提供一个第一层与一个第二层;处理用于弱接合之该第一层、该第二层落该第一层与该第二层两者的区域;接合该第一与该第二层;和在该弱接合区域之该第一层上形成一个或多个微机电系统。8.一种制造一微机电系统装置的方法,包含:选择性地将一个第一层接着在一个第二层上;和在该弱接合区域之该第一层上形成一个或多个微机电系统。9.如申请专利范围第8项的方法,其中该选择性的接着包含以接着剂材料或加工步骤处理在该第一层与该第二层之间的界面提供强接合区域,同时更进一步,其中留在第一层与该第二层之间的界面之该弱接合区域没有以接着剂材料或加工步骤处理。10.如申请专利范围第8项的方法,其中该选择性的接着包含以接着剂材料或加工步骤处理在该第一层与该第二层之间的界面提供强接合区域,同时更进一步,其中留在第一层与该第二层之间的界面之该弱接合区域以比该强接合区域更低程度之接着处理。11.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有比在该第一层与该第二层之间的界面之强接合区域更大的多孔性之弱接合区域。12.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有多数柱状物的弱接合区域。13.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有多孔性的碳材料之弱接合区域。14.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供被辐射以提升接着性的弱接合区域。15.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有源自于包含该固体材料与一可分解的组成物之泥浆的多孔性固体材料的弱接合区域。16.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有一空隙的弱接合区域。17.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有金属的弱接合区域,其中该第一层与该第二层包含半导体、绝缘体或半导体与绝缘体的组合。18.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有亲水特性的强接合区域。19.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有接着剂的强接合区域,其中该界面可以藉由光线而被脱层。20.如申请专利范围第8项的方法,其中该选择性的接着包含在该第一层与该第二层之间的界面提供具有在该第一层与该第二层之界面植入的离子或粒子之弱接合区域。21.如申请专利范围第8项的方法,其中该选择性的接着包含一由共晶、融合、阳极的、真空、凡德瓦尔、化学接着、疏水现象、亲水现象、氢接合、哥伦布力、毛细力量、非常短程的力量或包含至少一种该些前述接合技的组合组成之群组选出的接合技术。22.如申请专利范围第8项的方法,其中该选择性的接着包含该第一层与该第二层之间的界面周围提供强接合区域。23.如申请专利范围第22项的方法,进一步包含藉由选择性地扫瞄该些强接合区域,使该第一层由该第二层分离。图式简单说明:第1图是一说明适合于形成微机电系统和其它联合的微装置之一层状结构的实施例的示意图;第2图系根据某实施例描述一适用于微机电系统的内含物之层;第3图系根据某实施例描述一支持层;第4图系根据某实施例描述一适用于微机电系统的内含物之层;第5图系根据某实施例描述一支持层;第6图系根据某实施例描述一适用于微机电系统的内容物之层;第7图系根据某实施例描述一支持层;第8图系根据某实施例描述一适用于微机电系统的内容物之层;第9图系根据某实施例描述一支持层;第10图系根据某实施例描述一适用于微机电系统的内含物之层;第11图系根据某实施例描述一支持层;第12图系根据某实施例描述一适用于微机电系统的内含物之层;第13层系根据某实施例描述一支持层;第14系用于第1图之结构的接合几何形状之一态样;第15图系描述用于第1图之结构的接合几何形状之另一态样;第16图系描述用于第1图之结构的接合几何形状之另一态样;第17图系根据某实施例描述藉由选择性植入之一分离步骤;第18图系根据某实施例描述该步骤之后的一中间结构第19图系第18图之剥离该结构的步骤;第20图系根据某实施例描述藉由经由光罩结构利用选择性植入之一分离步骤;第21图系根据某实施例描述经该步骤之后的一中间结构;第22图系描述第21图之剥离该结构的步骤;第23图系根据某实施例描述藉由利用非选择性植入之一分离步骤;第24图系根据某实施例描述经第23图的步骤之后的一中间结构;第25图系描述第24图之剥离该结构的步骤;第26图系根据某实施例描述藉由在周围利用选择性植入之一分离步骤;第27图系根据某实施例描述经第26图的步骤之后的一中间结构;第28图系描述第27图之剥离该结构的步骤;第29图显示一欲记录可致动的微镜、致动器或其他微机电系统之剥离层的侧视及上视图;第30图显示一剥离层的侧视及顶视图,例如具有复数的致动微镜、致动器或其他于其上的微机电系统加工;第31图显示另一具有复数的空隙之剥离层欲记录可致动的微镜、致动器或其他微机电系统;第32图显示一具有复数的逻辑装置之剥离层欲可操作地偶合至显示于第30图之联合的微机电系统装置;第33图显示一具有复数的记忆装置之剥离层欲可操作地偶合至分别显示于第30及32图的联合的微机电系统装置及逻辑装置;第34图显示一复数的垂直整合微机电系统装置,包括一晶圆程度之联合的逻辑及记忆体;以及第35图显示一个别的垂直整合微机电系统装置。 |
