| 主权项 |
1.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且其另一端连接至一第一电源供应器;一第一负微分阻抗元件,设于该字元线与该FET之该源极间;以及一第二负微分阻抗元件,设于该FET之该源极与一第二电源供应器间。2.如申请专利范围第1项之记忆装置,其中该FET系一N通道FET,且该第二电源供应器的电位系一大于0 V的预定电位。3.如申请专利范围第1项之记忆装置,其中该FET系一P通道FET,且该第二电源供应器的电位系接地电位。4.如申请专利范围第1项之记忆装置,其中该负微分阻抗元件系一Esaki二极体或一共振隧道二极体。5.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且其另一端连接至一电源供应器;一第一负微分阻抗元件,设于该字元线与该FET之该源极间;以及一第二负微分阻抗元件,设于该FET之该源极与该电源供应器间。6.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且其另一端连接至一第一电源供应器;一阻抗元件,设于该字元线与该FET之该源极间;以及一负微分阻抗元件,设于该FET之该源极与一第二电源供应器间。7.如申请专利范围第6项之记忆装置,其中该FET系一N通道FET,且该第二电源供应器的电位系一大于0 V的预定电位。8.如申请专利范围第6项之记忆装置,其中该FET系一P通道FET,且该第二电源供应器的电位系接地电位。9.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且其另一端连接至一电源供应器;一阻抗元件,设于该字元线与该FET之该源极间;以及一负微分阻抗元件,设于该FET之该源极与该电源供应器间。10.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且其另一端连接至一第一电源供应器;一负微分阻抗元件,设于该字元线与该FET之该源极间;以及一阻抗元件,设于该FET之该源极与一第二电源供应器间。11.如申请专利范围第10项之记忆装置,其中该FET系一N通道FET,且该第二电源供应器的电位系一大于0 V的预定电位。12.如申请专利范围第10项之记忆装置,其中该FET系一P通道FET,且该第二电源供应器的电位系接地电位。13.一种记忆装置,具有一记忆元件,设于一字元线与一位元线之交叉处,该记忆元件包含:一FET,其闸极连接至该字元线,且其汲极连接至该位元线;一电容器,其一端连接至该FET之源极,且另一端连接至一电源供应器;一负微分阻抗元件,设于该字元线与该FET之该源极间;以及一阻抗元件,设于该FET之该源极与该电源供应器间。图式简单说明:图1A与1B系依据本发明第一实施例之记忆装置中的记忆单元之电路图。图2系显示使用于图1A之电路中的负微分阻抗装置之静态电压对电流特征。图3A系图1A之电路在等待状态中之等效电路图,且图3B系显示其操作。图4系依据本发明第二实施例之记忆装置中的记忆单元之电路图。图5系依据本发明第三实施例之记忆装置中的记忆单元之电路图。图6系显示图5之电路之操作。图7系依据本发明第三实施例之记忆单元之另一电路图。图8系习知的记忆单元电路图。图9系显示图8之电路在等待状态中之操作。 |
