| 主权项 |
1.一种积体电路晶片,其特征在于,所述积体电路晶片包含:至少两个积体电路结构,每个结构都透过一个相应的结构动作信号来使其动作或无动作;双向I/O缓冲器;以及输出控制逻辑;其中至少有一个所述I/O缓冲器与所述至少两个结构相连,用以向那里传送输入信号,所述至少一个I/O缓冲器透过所述输出控制逻辑来连接,这样所述输出控制逻辑允许所述至少一个I/O缓冲器输出一个输出信号,这个所述输出信号必须来自于动作的结构。2.如申请专利范围第1项所述的积体电路晶片,其中所述至少两个结构的每个结构都有多个输入埠、至少一个输出埠以及一个对所述至少一个输出埠的每个输出埠相联系的输出致能埠,其中所述至少一个I/O缓冲器与所述至少两个结构的每一个结构中的至少一个输入埠相连。3.如申请专利范围第1项所述的积体电路晶片,其中所述控制逻辑包括一输出致能控制逻辑,用以接收来自一个结构的输出致能埠的输出致能信号,和用以接收所述结构的相应结构动作信号,且在只有所述结构是一个动作结构时,输出所述输出致能信号给所述至少一个I/O缓冲器。4.如申请专利范围第3项所述的积体电路晶片,其中所述输出控制逻辑还包括一输出选择逻辑,用以接收来自所述至少两个结构的每一个结构的输出埠的输出信号,和用以接收所述至少两个结构的每一个结构的相应结构动作信号,且用来输出来自所述动作结构中的所述输出信号给所述至少一个I/O缓冲器,如果所述动作结构是所述至少两个结构中的一个。5.如申请专利范围第1项所述的积体电路晶片,其中所述至少两个结构位于晶片的核心区域,且所述双向I/O缓冲器位于晶片的周边区域。6.如申请专利范围第5项所述的积体电路晶片,进一步包含与所述双向I/O缓冲器相连,并位于晶片的周边区域的多个焊垫。7.一种设计多结构积体电路晶片包含复合结构的方法,其特征在于,所述方法包括以下步骤:建立每个结构的网目录;建立每个结构的接脚-焊垫分配明细表;综合接脚-焊垫分配明细表;综合网目录;以及产生一个多结构积体电路晶片的布局,其中的I/O缓冲器被复合结构共用。8.如申请专利范围第7项所述的方法,其中综合接脚-焊垫分配明细表的步骤是透过结构综合软体来完成的。9.如申请专利范围第7项所述的方法,其中综合网目录的步骤是透过结构综合软体来完成的。10.如申请专利范围第7项所述的方法,进一步包括产生每个结构的测试模式以及综合这些测试模式。11.如申请专利范围第7项所述的方法,其中综合测试模式的步骤是透过测试模式综合软体来完成的。图式简单说明:图1:根据本发明的一种多结构的积体电路晶片的一般布局。图2:一个"输入"作用的双向I/O缓冲器。图3:一个"输出"作用的双向I/O缓冲器。图4:一个双向作用的双向I/O缓冲器。图5:连接到根据本发明的一个含有2个结构的多结构积体电路晶片上的双向I/O缓冲器的一个实例。图6:连接到根据本发明的一个含有2个结构的多结构积体电路晶片上的双向I/O缓冲器的另一个实例。图7:显示根据本发明的结构综合软体的所有功能的流程图。图8:显示根据本发明的测试综合软体的所有功能的流程图。 |
