| 主权项 |
1.一种从晶圆上将晶粒分割开的方法,该晶圆具有顶部与底部以及在晶圆之相对应晶粒区域内具有复数个电气电路,该方法包括:蚀刻出晶圆中之通道,从晶圆顶部朝底部延伸进去,其中该通道是位于晶圆的晶粒区域之间;将承载器胶带安置到晶圆之晶粒区域的顶部上;以及从晶圆的底部去除掉材料,曝露出通道并将晶粒分割开。2.如申请专利范围中第1项之方法,其中蚀刻出晶圆中的通道包括使用反应性离子蚀刻处理而从晶圆顶部去除掉材料。3.如申请专利范围中第2项之方法,其中从晶圆底部去除掉材料是包括至少研磨与蚀刻的其中一个。4.如申请专利范围中第3项之方法,其中从晶圆底部去除掉材料是包括蚀刻出晶圆之底部内的等高表面。5.如申请专利范围中第4项之方法,其中蚀刻等高表面包括选择性的蚀刻晶圆底部而产生等高表面。6.如申请专利范围中第5项之方法,其中选择性的蚀刻晶圆底部是包括:使用蚀刻阻挡材料,加上图案到晶圆底部;以及使用电浆选择性的蚀刻底部图案,产生等高表面。7.如申请专利范围中第6项之方法,其中加上图案到晶圆底部包括将高分子颗粒以点状图案喷洒到晶圆底部。8.如申请专利范围中第7项之方法,其中高分子颗粒具有相容于晶圆的蚀刻速率,而且其中选择性的蚀刻底部图案是包括对底部进行非方向性蚀刻,直到曝露出通道为止。9.如申请专利范围中第1项之方法,其中从晶圆底部去除掉材料是包括至少研磨与蚀刻的其中一个。10.如申请专利范围中第9项之方法,其中从晶圆底部去除掉材料是包括蚀刻晶圆之底部内的等高表面。11.如申请专利范围中第10项之方法,其中蚀刻等高表面包括选择性的蚀刻晶圆底部而产生等高表面。12.如申请专利范围中第11项之方法,其中选择性的蚀刻晶圆底部是包括:使用蚀刻阻挡材料,加上图案到晶圆底部;以及使用电浆选择性的蚀刻底部图案,产生等高表面。13.如申请专利范围中第12项之方法,其中加上图案到晶圆底部包括将高分子颗粒以点状图案喷洒到晶圆底部。14.如申请专利范围中第13项之方法,其中高分子颗粒具有相容于晶圆的蚀刻速率,而且其中选择性的蚀刻底部图案是包括对底部进行非方向性蚀刻,直到曝露出通道为止。图式简单说明:图1是显示出具有形成分立电气电路之复数个晶粒区域内半导体晶圆的顶视图;图2是一部分图1的晶圆顶视图,进一步解释数个晶粒区域以及其间隔,使用传统晶粒分割技术让切割线切入间隔内;图3是另一部分晶圆的顶视图,显示出依据本发明特点之改良晶圆间隔的使用;图4是显示出一部分实例半导体晶圆的侧视图,具有依据本发明特点之小距离分隔开的个别晶粒区域,其中晶圆是在进行起始操作处理,以便从晶圆底部去除掉材料;图5是另一侧视图,显示出图4的晶圆在进行蚀刻操作,以便依据本发明特点在顶部提供通道;图6是显示出图4与图5之晶圆的侧视图,具有从顶部向下延伸并分割开晶粒区域的蚀刻通道;图7是图4-6晶圆的侧视图,具有从晶粒区域向上延伸的蚀刻通道以及钉状凸块;图8是图4-7晶圆的侧视图,具有覆盖住顶部的胶带,并进行蚀刻操作以便从底部去除掉材料;图9是图4-8晶圆的侧视图,具有从底部去除掉的材料,而曝露出通道来分割开个别晶粒;图10是相反侧的侧视图,显示出图4-8晶圆在进行中间底部材料之去除操作;图11是显示出在从底部去除掉材料后图10晶圆的侧视图;图12是显示出图10与图11晶圆的侧视图,具有高分子颗粒的点状图案,依据本发明特点而被安置在底部;图13是显示出图10-12晶圆的侧视图,依据点状图案进行牺牲性底部蚀刻操作,从底部去除掉材料并依据本发明另一特点产生等高底部表面;图14是显示出图10-13晶圆的侧视图,进行牺牲性底部蚀刻操作,产生相关的等高底部表面;图15是显示出图10-14晶圆的侧视图,进一步进行牺牲性底部蚀刻操作,产生等高底部表面并曝露出通道而分割开个别晶粒;图16是显示出图10-15晶圆的侧视图,在分割开的半导体晶粒上具有等高底部表面;图17是显示出图10-16晶圆的侧视图,具有从胶带中去除下来的分割开晶粒;图18是显示出图17分割开半导体晶粒的侧视图,位于电路板或悬吊装置上;图19是显示出图17与图18分割开半导体晶粒的侧视图,以及具有等高表面之超音波工具,提供能量将晶粒的钉状凸块贴附到电路板上;图20是依据本发明特点具有另一等高底部表面之一部分半导体晶粒的侧视图;图21是显示具另一实例性等高底部表面之一部分另一半导体晶粒的侧视图;图22是显示具另一实例性等高底部表面之一部分另一半导体晶粒的侧视图;图23a与23b是显示出实例性点状图案的底视图,依据本发明特点提供等高底部表面;图24是显示出依据本发明特点之实例性分割开晶粒方法的流程图;图25是显示出依据本发明特点之实例性从晶圆底部去除掉材料方法的流程图,提供等高底部表面;以及图26是显示出依据本发明特点实例性将半导体晶粒组合到电路板上方法的流程图。 |
