| 主权项 |
1.一种半导体装置之制造方法,其特征为具备有:在半导体基板主表面形成第1导电型的第1杂质区域之工程、和在前述第1杂质区域上形成矽化膜之工程、和将具有露出前述矽化膜的孔部的绝缘膜形成在前述主表面上之工程、和穿过前述孔部,将第1导电型离子注入前述主表面,形成前述第1杂质区域与至少一部分重叠的第1导电型的第2杂质区域之工程、和将前述第2杂质区域以780~900℃予以退火,将前述第2杂质区域活性化之工程、和在前述绝缘膜上及前述孔部内形成与前述矽化膜导电连接的配线膜之工程。2.如申请专利范围第1项所述之半导体装置之制造方法,其中在形成前述第1杂质区域的工程之前,形成其端部与前述第1杂质区域连接,将前述第1杂质区域与其他杂质区域电气分离的元件分离绝缘膜之工程。3.如申请专利范围第2项所述之半导体装置之制造方法,其中前述孔部位于前述元件分离绝缘膜端部与前述第1杂质区域的边界上。4.如申请专利范围第1项所述之半导体装置之制造方法,其中在形成前述配线膜工程之前,在前述孔部所露出的前述矽化膜上,形成高融点金属膜之工程。5.如申请专利范围第4项所述之半导体装置之制造方法,其中前述高融点属膜包含Ti、TiN、TiW、TaN及Nb中至少任一个。6.如申请专利范围第4项所述之半导体装置之制造方法,其中在氮环境气中进行前述退火。7.如申请专利范围第4项所述之半导体装置之制造方法,其中在前述高融点金属膜形成后,进行前述退火。8.如申请专利范围第4项所述之半导体装置之制造方法,其中在前述高融点金属膜形成前,进行前述退火。9.如申请专利范围第1项所述之半导体装置之制造方法,其中前述第1杂质区域包含源极/漏极。10.如申请专利范围第1项至第9项之任一项所述之半导体装置之制造方法,其中前述第1导电型为p型。11.如申请专利范围第10项所述之半导体装置之制造方法,其中前述第1导电型的离子包含B及BF2的至少任一方。12.如申请专利范围第10项所述之半导体装置之制造方法,其中前述退火温度为850~900℃。图式简单说明:第1图系随着本发明之半导体装置之制造方法之一实施例之第1工程图。第2图系随着本发明之半导体装置之制造方法之一实施例之第2工程图。第3图系随着本发明之半导体装置之制造方法之一实施例之第3工程图。第4图系随着本发明之半导体装置之制造方法之一实施例之第4工程图。第5图系随着本发明之半导体装置之制造方法之一实施例之第5工程图。第6图系为说明接触孔的位置关系的半导体装置之部份断面图。第7A图及第7B图系表示退火温度为730℃,不做离子注入场合的结漏电流値之曲线图。第8A图及第8B图系表示退火温度为730℃,做离子注入场合的结漏电流値之曲线图。第9A图及第9B图系表示退火温度为780℃,做离子注入场合的结漏电流値之曲线图。第10A图及第10B图系表示退火温度为800℃,做离子注入场合的结漏电流値之曲线图。第11A图及第11B图系表示退火温度为850℃,做离子注入场合的结漏电流値之曲线图。第12A图及第12B图系表示退火温度为900℃,做离子注入场合的结漏电流値之曲线图。 |
