发明名称 电路装置之制造方法
摘要 以往,曾经开发出一种半导体装置,采用具有导电图案之挠性电路板50作为支撑基板,于该基板上方组装半导体元件,再整体模塑。此时产生无法形成多层配线构造的问题及于生产制程中使绝缘树脂片产生明显翘曲的问题。本发明提供一种电路装置之制造方法,其中,具备有:使用绝缘树脂2黏合第1导电膜3及第2导电膜4之绝缘树脂片,在第1导电膜3形成第1导电配线层5,在第2导电膜4形成第2导电配线层6,将两者以多层连接机构12连接。半导体元件7系固定于被覆第1导电配线层5的外护树脂8上,而于第1导电配线层5与第2导电配线层6达成多层配线的构造。并且,形成的较厚的第2导电膜4于模塑后因蚀刻而变薄,使第2导电配线层6可微细图案化。
申请公布号 TW552691 申请公布日期 2003.09.11
申请号 TW091111934 申请日期 2002.06.04
申请人 三洋电机股份有限公司 发明人 五十岚优助;本则明;小林义幸;中村岳史
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种电路装置之制造方法,具备有:以绝缘树脂将第1导电膜及第2导电膜黏合成绝缘树脂片之准备制程,及于前述绝缘树脂片所希望的部位在前述第1导电膜与前述绝缘树脂形成贯通孔,选择性的使前述第2导电膜背面露出的制程,及在前述贯通孔形成多层连接机构,且前述第1导电膜与前述第2导电膜做电性连接的制程,及将前述第1导电膜蚀刻为所希望的图形形成第1导电配线层的制程,及在前述第1导电配线层上做电性绝缘且固定住半导体元件的制程,及前述第1导电配线层与前述半导体元件以密封树脂层被覆的制程,及蚀刻前述第2导电膜俾使整体变薄后,蚀刻为所希望的图案而形成第2导电配线层的制程,及在前述第2导电配线层所希望的部位形成外部电极的制程。2.如申请专利范围第1项之电路装置之制造方法,其中,前述第1导电膜及第2导电膜系以铜箔形成。3.如申请专利范围第1项之电路装置之制造方法,其中,形成的前述第1导电膜比第2导电膜薄,而将前述第1导电配线层微细图案化。4.如申请专利范围第1项之电路装置之制造方法,其中,形成前述第2导电膜比第1导电膜厚,而以前述第2导电膜机械性地支撑至前述以密封树脂层被覆的制程为止。5.如申请专利范围第1项之电路装置之制造方法,其中,在前述以密封树脂层被覆的制程之后,以前述树脂密封层机械性地支撑。6.如申请专利范围第1项之电路装置之制造方法,其中,前述贯通孔系蚀刻前述第1导电膜后,以前述第1导电膜作为遮罩而雷射蚀刻前述绝缘树脂。7.如申请专利范围第6项之电路装置之制造方法,其中,前述雷射蚀刻系使用二氧化碳雷射。8.如申请专利范围第1项之电路装置之制造方法,其中,前述多层连接机构系以导电金属之无电解电镀及电解电镀形成于前述贯通孔及前述第1导电膜的表面。9.如申请专利范围第1项之电路装置之制造方法,其中,形成前述第1导电配线层后,留下所希望的部位后以护盖树脂被覆。10.如申请专利范围第9项之电路装置之制造方法,其中,从前述第1导电配线层之前述护盖树脂露出之部位形成金或银的电镀层。11.如申请专利范围第9项之电路装置之制造方法,其中,在前述护盖树脂上固定住前述半导体元件。12.如申请专利范围第10项之电路装置之制造方法,其中,将前述半导体元件的电极及前述金或银的电镀层以焊接线连接。13.如申请专利范围第1项之电路装置之制造方法,其中,前述密封树脂层系以传递成形法形成。14.如申请专利范围第1项之电路装置之制造方法,其中,前述第2导电膜系以无遮罩的方式整个均匀一致地蚀刻而变薄。15.如申请专利范围第1项之电路装置之制造方法,其中,以护盖树脂被覆前述第2导电配线层的大部分。16.如申请专利范围第1项之电路装置之制造方法,其中,前述外部电极系以焊锡的丝网印刷加上焊锡,加热溶融而形成。17.如申请专利范围第1项之电路装置之制造方法,其中,前述外部电极系以焊锡的回焊而形成。18.如申请专利范围第2项之电路装置之制造方法,其中,前述外部电极系将前述第2导电膜蚀刻为所希望的图案并且将其表面镀金或镀钯而形成。图式简单说明:第1图系说明本发明电路装置之制造方法之剖视图。第2图系说明本发明电路装置之制造方法之剖视图。第3图系说明本发明电路装置之制造方法之剖视图。第4图系说明本发明电路装置之制造方法之剖视图。第5图系说明本发明电路装置之制造方法之剖视图。第6图系说明本发明电路装置之制造方法之剖视图。第7图系说明本发明电路装置之制造方法之剖视图。第8图系说明本发明电路装置之制造方法之剖视图。第9图系说明本发明电路装置之制造方法之剖视图。第10图系说明本发明电路装置之制造方法之剖视图图。第11图系说明根据本发明所制造之电路装置之平面图。第12图系说明本发明电路装置之制造方法之剖视图。第13图系说明习知的半导体装置之制造方法图。第14图系说明习知的半导体装置之制造方法图。第15图(A)至(C)系说明习知的半导体装置之制造方法图。第16图系说明习知的挠性电路板图。
地址 日本