数据中继控制装置

摘要

本发明提供一种数据中继控制装置，当与主计算机(20)之间进行数据交换时，控制单元(30)向数据中继控制装置(100)发出该交换指令，并且提供该交换数据的先头地址(SA)。另一方面，在与DRAM(10)之间的数据交换同步地分别由段字节计数器(130)检测段数据的边界，由段计数器(135)检测段数据与奇偶的边界。在具有地址生成电路(125)和切换部(140)的地址生成电路中，根据检测出的边界和所述先头地址(SA)，生成地址数据。而且，根据由地址生成电路生成的地址数据，进行DRAM(10)的存取。从而能够同时获得降低与DRAM之间数据中继处理的运算负荷和抑制电路规模的有益效果。

主权项

1.一种数据中继控制装置，把主数据和子数据分配到具有给定字节数的段数据中，对于多个所述段数据设定奇偶数据，把用所述多个段数据和所述奇偶数据构成的块数据在缓冲存储器与计算机设备间进行传输，其特征在于：具有：对于缓冲存储器进行所述主数据的写入和读出的至少一方的存取电路；根据从外部输入的先头地址，生成以给定顺序指定对所述存取电路的所述缓冲存储器的存取地址的地址数据的地址数据生成电路；对从所述缓冲存储器输出的及向所述缓冲存储器输入的数据进行计数，生成计数输出的计数器；根据所述计数器的计数输出和所述先头地址，把所述地址数据跳过相当于所述子数据或所述奇偶数据的存储区域的地址的部分的地址跳越控制电路。