| 摘要 |
본 출원은 향상된 전력 효율을 갖는 D급 증폭 회로(300)를 위한 방법 및 장치를 기술한다. 회로는 적어도 제1 및 제2 스위치를 갖는 출력단(102)과 증폭될 입력 신호, S와 제1 클록 신호 f를 수신하는 변조기(104)를 갖는다. 변조기는 입력 신호에 기초한 스위칭 사이클 내에서 제1 및 제2 스위치의 듀티 사이클을 제어하고, 여기서 스위칭 사이클은 제1 클록 신호에 기초하여 스위칭 주파수를 갖는다. 주파수 제어기(301)는 제1 입력 신호 진폭에서는 제1 스위칭 주파수를 제공하고 더 낮은 제2 입력 신호 진폭에서는 더 낮은 제2 스위칭 주파수를 제공하기 위해 입력 신호의 진폭의 표시에 응답하여 제1 클록 신호의 주파수를 제어한다. 더 낮은 스위칭 주파수는 낮은 신호 진폭들에서 허용될 수 있고 그에 따라 이러한 방식으로 스위칭 주파수를 변경하는 것은 안정성을 유지하면서도 스위칭 전력 손실을 감소시킨다. |
