| 发明名称 | 半导体集成电路的设计方法和测试方法 | ||
| 摘要 | 在对半导体集成电路中包含的多个扫描线2、3分别输入时钟进行扫描测试的半导体集成电路的测试方法中，至少对一部分扫描线输入变更了占空比的时钟CLK1、CLK2来进行扫描测试。由此，避免了多个扫描线上的电路一下同时工作，抑制时钟工作时的功耗，能以高精度进行测试。 | ||
| 申请公布号 | CN1441481A | 申请公布日期 | 2003.09.10 |
| 申请号 | CN03121783.4 | 申请日期 | 2003.02.14 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 吉田贵辉 |
| 分类号 | H01L21/82;H01L27/00;G01R31/28 | 主分类号 | H01L21/82 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;叶恺东 |
| 主权项 | 1.一种半导体集成电路的设计方法，在具有多个时钟系统的半导体集成电路的设计方法中，其特征在于至少对一部分的上述时钟系统输入变更了占空比的时钟来进行扫描测试。 | ||
| 地址 | 日本大阪府门真市 | ||