高性能通用多端口内部高速缓存的动态随机存取存储器系统、体系结构和方法

摘要

一新颖的低成本/高性能的称之为“AMPIC DRAM”的多端口内部高速存取的动态随机存取存储器体系结构，和由此得到的一排除现行的严重的系统带宽限制的独特的系统体系结构。还提供以快于传统手段数个数量级地作芯片内部传送数据块的措施。此芯片还以极大地增强的性能和显著降低的成本连接数量大得多的源。基于这一新颖的体系结构的系统配置能对主存储器功能与图象存储器二者同等效率地工作，从而提供一确实低成本、高性能的一致存储器体系结构。

主权项

1、一种具有各自连接到公共系统总线接口并对其访问竞争的例如具有并行数据端口的中央处理单元(CPU)的主控制器并具有由多端口内部高速存取DRAM或AMPIC DRAM构成的DRAM改进体系结构的系统，其特征在于包括：多个各自通过对应的行宽缓存器连接在一分开的外部I/O源与内部DRAM存储器之间的独立串行数据接口，所述内部DRAM存储器具有按照行和列排列的多个存储单元；安插在串行接口与缓存器间的转接组件；和用于在由例如所述CPU的一个总线主控制器所作的动态组构下将串行接口连接到缓存器的转接组件逻辑控制，以便作适合于所希望的数据路由的转接分配。