半导体封装及其制造方法

摘要

本发明系提供一种可达小型轻量化，且可提高封装产品可靠性之半导体封装及其制造方法。为此本发明系与采用打线接合、卷带接合、覆晶式接合等，而在金属薄膜、陶瓷、基板等基体上安装多数个半导体晶片的知半导体封装有所不同，因为在具引线架或基板功用的主半导体晶片上，形成具电极的金属图案，并连结于所对应的脚位(主半晶片脚位)上，且形成连结于至少一个副半导体晶片上所对应脚位(副晶片脚位)上的软焊(焊锡或金焊)，然后依将各软焊黏着于所对应的金属图案电极上之方式，将副半导体晶片安装于主半导体晶片上，并依主半导体晶片外围包围着副半导体晶片之方式形成倾卸区之后，在倾卸区内填充非导电性聚合物等的构造。因此，可有效的达成半导体封装的小型轻量化与低成本化。而且，因为采用金属图案直接连结半导体晶片之间，因此可更增加半导体封装之电特性的可靠性。

主权项

1.一种半导体封装,乃在含有相互电连接之复数半导体晶片的半导体封装中,具备有:具有引线架或基板的机能,且设有复数主晶片脚位的主半导体晶片;电连接于所对应的该各主晶片脚位上,且二端形成电极的复数金属图案;藉由电连接于在复数副晶片脚位上所形成各软焊所对应的该主晶片脚位,而安装该主半导晶片的至少一个副半导体晶片;依除位于该主半导体晶片最外围的外围电极之外,包围剩余之内部电极的方式,形成于该主半导体晶片上的偃;埋藏于该偃内部的填充物质;以及安装于该各最外围电极上的复数焊球。2.如申请专利范围第1项所述之半导体封装,其中该各金属图案系包含有:形成于主晶片脚位上的下部阻障层;形成该下部阻障层上的晶种(seed)层;以及形成于该晶种层上的金属层。3.如申请专利范围第1项所述之半导体封装,其中该下部阻障层系由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni所构成的混合物,且具有2000至5000的厚度;该晶种层系Cu、Au、Cr、或Ni,且具有1至5m的厚度;该金属层系由Cu、Ni+Cu、Cu+Ni+Au、或Cu+Au所构成的混合物,且具有2至10m的厚度。4.如申请专利范围第1项所述之半导体封装,其中该各外围电极与内部电极系球形,该各内部电极的尺寸系在0.1mm~1mm的范围内;该各外围电极的尺寸系在0.3mm~3 mm的范围内。5.如申请专利范围第1项所述之半导体封装,其中该各外围电极与内部电极系四角形,该各内部电极的尺寸系0.10.1mm~11mm;该各外围电极的尺寸系在0.30.3mm ~ 33mm。6.如申请专利范围第1项所述之半导体封装,其中该各软焊系焊锡或金。7.如申请专利范围第1项所述之半导体封装,其中该偃系非导电性聚合物,且具有与该副半导体晶片高度相同的高度。8.如申请专利范围第1项所述之半导体封装,其中该填充物质系非导电性聚合物。9.如申请专利范围第1项所述之半导体封装,其中安装于该外围电极上的各焊球,系形成较该副半导体晶片高度至少高出0.1mm至5mm的尺寸。10.一种半导体封装之制造方法,系制造含有相互电连接之复数半导体晶片的半导体封装之方法;包含有:在具有引线架或基板机能之半导体晶片上,形成连接于所对应的各主晶片脚位,且在二端处有形成电极之复数金属图案的第1步骤;在副半导体晶片的各副晶片脚位上,形成软焊的第2步骤;利用将该各软焊黏着于所对应的该各电极上,而将该副半导体晶片安装于该主半导体晶片上的第3步骤;在依除位于该主半导体晶片最外围的外围电极之外,包围剩余之内部电极的方式,而于该主半导体晶片上形成偃之后,在使填充物质埋藏于其内部的镀4步骤;以及在该各最外围电极上安装焊球的第5步骤。11.如申请专利范围第10项所述之半导体封装之制造方法,其中该第1步骤系包含有:在该主半导体晶片整面上,依序形成下部阻障物质与晶种物质的第1-1步骤;经由蚀刻步骤而将该下部阻障物质与晶种物质的其中部分予以选择性的去除,俾在各自的主晶片脚位上形成下部阻障层与晶种层的第1-2步骤;在未形成该下部阻障层与该晶种层的部分处,形成绝缘层的第1-3步骤;在该主半导体晶片整面上形成金属层的第1-4步骤;经由蚀刻步骤而选择性的去除该金属层的其中一部份,俾形成在二端部处具电极之复数金属图案的第1-5步骤;以及除该二端部的电极之外,于该金属层上面形成保护层的第1-6步骤。12.如申请专利范围第11项所述之半导体封装之制造方法,其中该下部阻障层系由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni所构成的混合物,且具有2000至5000的厚度;该晶种层系Cu、Au、Cr、或Ni,且具有1至5m的厚度。13.如申请专利范围第11项所述之半导体封装之制造方法,其中该绝缘系非导电性的聚醯亚胺或聚合物,且具有与该晶种层高度相同的高度。14.如申请专利范围第11项所述之半导体封装之制造方法,其中该金属层系由Cu、Ni+Cu、Cu+Ni+Au、或Cu+Au所构成的混合物,且具有2至10m的厚度。15.如申请专利范围第10项所述之半导体封装之制造方法,其中该第2步骤系包含有:在该副半导体晶片整面上,依序形成下部阻障物质与晶种物质的第2-1步骤;经由蚀刻步骤而将该下部阻障物质与晶种物质的其中部分予以选择性的去除,俾在各自的副晶片脚位上形成下部阻障层与晶种层的第2-2步骤;在该副半导体晶片整面上,依裸露出该晶种层上面的方式形成光阻的第2-3步骤;以及在该晶种层上面形成软焊之后,再去除该光阻的第2-4步骤。16.如申请专利范围第15项所述之半导体封装之制造方法,其中该下部阻障层系由Ti/W、Cr+Ni、Ti/W+Ni、或Cr+Co+Ni所构成的混合物,且具有2000至5000的厚度;该晶种层系Cu、Au、Cr、或Ni,且具有1至5m的厚度。17.如申请专利范围第15项所述之半导体封装之制造方法,其中各软焊系焊锡或金。18.如申请专利范围第10项所述之半导体封装之制造方法,其中该偃系非导电性聚合物,且具有与该副半导体晶片高度相同的高度。19.如申请专利范围第10项所述之半导体封装之制造方法,其中该填充物质系非导电性聚合物。20.如申请专利范围第10项所述之半导体封装之制造方法,其中安装于该外围电极上的各焊球,系形成较该副半导体晶片高度至少高出0.1mm至5mm的尺寸。图式简单说明:第1图之第1A图至第1F图系为制造本发明之半导体封装,而在主半导体晶片上形成金属图案与电极的步骤之步骤顺序图。第2图之第2A图至第2C图系为制造本发明之半导体封装,而在副半导体晶片上形成焊锡或金焊的步骤之步骤顺序图。第3图之第3A图至第3C图系本发明较佳实施例,采用主半导体晶片与副半导体晶片,制造半导体封装的步骤之步骤顺序图。第4图系习知多晶片模组(MCM)封装剖面图。第5图系习知多晶片封装(MCP)剖面图。