| 主权项 |
1.一种金氧半型积体电路结构,包含:一具有一第一导电性类型的矽基板;选择性地置于该矽基板的第一闸极绝缘区;选择性地置于该矽基板的一第一复晶矽层;选择性地置于该第一闸极绝缘区与该第一复晶矽层的第二闸极绝缘区;选择性地置于该第二闸极绝缘区的一第二复晶矽层;具有一第二导电性类型的第一埋藏矽区域,将其埋入该矽基板之内,置于该第一复晶矽层之下并与其相接触;以及具有该第二导电性类型的第二埋藏矽区域,将其埋入该矽基板之内,置于该第二闸极绝缘区之下及该第二复晶矽层之下并与其相绝缘。2.如申请专利范围第1项所述之金氧半型积体电路结构,更包含具有该第二导电性类型的第三埋藏矽区域,埋将其入该矽基板之内,置于该第一闸极绝缘区和该第二闸极绝缘区之下,并且与该第一复晶矽层和该第二复晶矽层相绝缘。3.如申请专利范围第1项所述之金氧半型积体电路结构,更包含:一具有该第二导电性类型的矽基板,埋入具有该第一导电性类型的该矽基板之内;以及具有该第一导电性类型的第一和第二埋藏矽区域,埋入具有该第二导电性类型的该矽基板之内,其中该第一闸极绝缘区系选择性地置于具有该第二导电性类型的该矽基板之上;该第一复晶矽层系选择性地置于具有该第二导电性类型的该矽基板之上;该第一埋藏矽区域系置于该第一复晶矽层之下并与其相接触;以及该第二埋藏矽区域系置于该第二闸极绝缘区之下及该第二复晶矽层之下并与其相绝缘。4.如申请专利范围第3项所述之金氧半型积体电路结构,更包含具有该第一导电性类型的第三埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,置于该第一闸极绝缘区和该第二闸极绝缘区之下,并且与该第一复晶矽层和该第二复晶矽层相绝缘。5.一种形成一积体电路结构的制程,包含下列步骤:提供一具有一第一导电性类型的矽基板;在该矽基板上沈积一第一绝缘层;在该第一绝缘层中形成第一闸极绝缘区;在该矽基板之内形成具有一第二导电性类型的第一和第二埋藏矽区域;沈积一第一复晶矽层,该复晶矽层与该第一埋藏矽区域相接触;在该第一绝缘层、该第一复晶矽层与该第二埋藏矽区域上沈积一第二绝缘层;以及在该第二绝缘层与该第二埋藏矽区域上沈积一第二复晶矽层,该第二埋藏矽区域与该第二复晶矽层相绝缘。6.如申请专利范围第5项所述之积体电路结构的制程,更包含在该矽基板之内形成具有第二导电性类型的第三埋藏矽区域。7.如申请专利范围第5项所述之积体电路结构的制程,更包含下列步骤:提供一具有该第二导电性类型的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;形成具有该第一导电性类型的第一和第二埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,其中该第一闸极绝缘区系选择性地置于具有该第二导电性类型的该矽基板之上;该第一复晶矽层系选择性地置于具有该第二导电性类型的该矽基板之上;该第一埋藏矽区域系置于该第一复晶矽层之下并与其相接触;以及该第二埋藏矽区域系置于该第二闸极绝缘区之下及该第二复晶矽层之下。8.如申请专利范围第7项所述之积体电路结构的制程,更包含形成具有第一导电性类型的第三埋藏矽区域的步骤,将其埋入具有该第二导电性类型的该矽基板之内,置于该第一闸极绝缘区和该第二闸极绝缘区之下,并且与该第一复晶矽层和该第二复晶矽层相绝缘。9.一金氧半型积体电路结构,包含一具有一第一导电性类型的矽基板、一第一阶复晶矽层、一第二阶复晶矽层与埋入该矽基板之内的具有一第二导电性类型的埋藏矽区域,改良包含一该埋藏矽区域和该些复晶矽层的一可编程连接安排或替换为该埋藏矽区域和该些复晶矽层的一可编程隔离安排。10.如申请专利范围第9项所述之金氧半型积体电路结构,其中该可编程连接的埋藏矽区域系连至该第一阶复晶矽层。11.如申请专利范围第9项所述之金氧半型积体电路结构,其中该积体电路结构更包含:一具有该第二导电性的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;以及具有该第一导电性类型的埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,且其中更包含一具有该第一导电性质型的埋藏矽区域和该些复晶矽层的一可编程连接安排,或替换为该第一导电性质型的埋藏矽区域和该些复晶矽层的一可编程隔离安排。12.如申请专利范围第11项所述之金氧半型积体电路结构,其中该可编程连接的具有该第一导电性类型的埋藏矽区域系达至该第一阶复晶矽层。13.一种于一金氧半型积体电路结构中形成一可编程多阶复晶矽元件的制程,包含下列步骤:提供一具有第一导电性类型的矽基板;在该矽基板之内形成一具有第二导电性类型的埋藏矽区域;在该矽基板上沈积一第一复晶矽层;以及在该矽基板上沈积一第二复晶矽层,其中该埋藏矽区域的一第一部份与该第一复晶矽层相接触并与该第二复晶矽层相隔离,及该埋藏矽区域的一第二部份与该第一和第二复晶矽层相绝缘。14.如申请专利范围第13项所述之于一金氧半型积体电路结构中形成一可编程多阶复晶矽元件的制程,更包含下列步骤:提供一具有该第二导电性类型的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;形成具有该第一导电性类型的藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内;沈积该第一复晶矽层于具有该第二导电性类型的该矽基板之上;沈积该第二复晶矽层于具有该第二导电性类型的该矽基板之上;其中具有该第一导电性类型的该埋藏矽区域的一第一部份与该第一复晶矽层相接触,及具有该第一导电性类型的该埋藏矽区域的一第二部份与该第一和第二复晶矽层相绝缘。15.一种金氧半型积体电路结构,包含:一具有第一导电性类型的矽基板;选择性地置于该矽基板的闸极绝缘区;选择性的置于该矽基板的一复晶矽层;一具有第二导电性类型的第一埋藏矽区域,将其埋入该矽基板之内,置于该复晶矽层之下并与其相接触;以及具有该第二导电性类型的第二埋藏矽区域,其埋入该矽基板之内,置于该闸极绝缘区之下及该复晶矽层之下并与其相绝缘。16.如申请专利范围第15项所述之金氧半型积体电路结构,更包含具有该第二导电性类型的第三埋藏矽区域,将其埋入该矽基板之内,置于该闸极绝缘区之下,并且与该复晶矽层相绝缘。17.如申请专利范围第15项所述之金氧半型积体电路结构,更包含:一具有该第二导电性类型的矽基板,埋入具有该第一导电性类型的该矽基板之内;以及具有该第一导电性类型的第一和第二埋藏矽区域,埋入具有该第二导电性类型的该矽基板之内,其中该闸极绝缘区系选择性地置于具有该第二导电性类型的该矽基板之上;该复晶矽层系选择性地置于具有该第二导电性类型的该矽基板之上;该第一埋藏矽区域系置于该复晶矽层之下并与其相接触;以及该第二埋藏矽区域系置于该闸极绝缘区之下及该复晶矽层之下并与其相绝缘。18.如申请专利范围第17项所述之金氧半型积体电路结构,更包含具有该第一导电性类型的第三埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,置于该闸极绝缘区之下,并且与该复晶矽层相绝缘。19.一种形成一积体电路结构的制程,包含下列步骤:提供一具有一第一导电性类型的矽基板;在该矽基板上沈积一绝缘层;在该绝缘层中形成第一闸极绝缘区;在该矽基板之内形成具有一第二导电性类型的第一和第二埋藏矽区域;以及沈积一复晶矽层,其中该复晶矽层与该第一埋藏矽区域相接触,且该第二埋藏矽区域与该复晶矽层相绝缘。20.如申请专利范围第19项所述之形成一积体电路结构的制程,更包含在该矽基板之内形成具有第二导电性类型的第三埋藏矽区域。21.如申请专利范围第19项所述之形成一积体电路结构的制程,更包含下列步骤:提供一具有该第二导电性类型的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;形成具有该第一导电性类型的第一和第二埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,其中该闸极绝缘区系选择性地置于具有该第二导电性类型的该矽基板之上;该复晶矽层系选择性地置于具有该第二导电性类型的该矽基板之上;该第一埋藏矽区域系置于该复晶矽层之下并与其相接触;以及该第二埋藏矽区域系置于该闸极绝缘区之下及该复晶矽层之下。22.如申请专利范围第21项所述之形成一积体电路结构的制程,更包含形成具有第一导电性类型的第三埋藏矽区域的步骤,将其埋入具有该第二导电性类型的该矽基板之内,置于该闸极绝缘区之下,并且与该复晶矽层相绝缘。23.一金氧半型积体电路结构,包含一具有第一导电性类型的矽基板、一复晶矽层、与埋入该矽基板之内的一具有第二导电性类型的埋藏矽区域,改良包含该埋藏矽区域和该复晶矽层的一可编程连接安排或替换为该埋藏矽区域和该复晶矽层的一可编程隔离安排。24.如申请专利范围第23项所述之金氧半型积体电路结构,其中该积体电路结构更包含:一具有该第二导电性的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;以及具有该第一导电性类型的埋藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内,且其中更包含一具有该第一导电性质型的埋藏矽区域和该复晶矽层的一可编程连接安排,或替换为该第一导电性质型的埋藏矽区域和该复晶矽层的一可编程隔离安排。25.一种于一金氧半型积体电路结构中形成一可编程复晶矽元件的制程,包含下列步骤:提供一具有第一导电性类型的矽基板;在该矽基板之内形成一具有第二导电性类型的埋藏矽区域;以及在该矽基板上沈积一复晶矽层,其中该具有一第二导电性类型的埋藏矽区域的一第一部份与该复晶矽层相接触,及该具有一第二导电性类型的埋藏矽区域的一第二部份与该复晶矽层相绝缘。26.如申请专利范围第25项所述之于一金氧半型积体电路结构中形成一可编程复晶矽元件的制程,更包含下列步骤:提供一具有该第二导电性类型的矽基板,将其埋入具有该第一导电性类型的该矽基板之内;形成具有该第一导电性类型的藏矽区域,将其埋入具有该第二导电性类型的该矽基板之内;以及沈积该复晶矽层于具有该第二导电性类型的该矽基板之上,其中具有该第一导电性类型的该埋藏矽区域的一第一部份与该复晶矽层相接触,及具有该第二导电性类型的该埋藏矽区域的一第二部份与该复晶矽层相绝缘。图式简单说明:第1图绘示根据本发明之一第一实施例所制得的电路结构之第一步骤的剖示图;第2图绘示根据本发明之一第一实施例所制得的电路结构之第二步骤的剖示图;第3图绘示根据本发明之一第一实施例所制得的电路结构之第三步骤的剖示图;第4图绘示根据本发明之一第一实施例所制得的电路结构之第四步骤的剖示图;第5图绘示根据本发明之一第一实施例所制得的电路结构之第五步骤的剖示图;第6图绘示根据本发明之一第一实施例所制得的电路结构之第六步骤的剖示图;第7图绘示根据本发明之一第一实施例所制得的电路结构之第七步骤的剖示图;第8图绘示根据本发明之一第二实施例所制得的电路结构之第二步骤的剖示图;第9图绘示根据本发明之一第二实施例所制得的电路结构之第三步骤的剖示图;第10图绘示根据本发明之一第二实施例所制得的电路结构之第四步骤的剖示图;第11图绘示根据本发明之一第二实施例所制得的电路结构之第五步骤的剖示图。 |
