| 主权项 |
1.一种供半导体封装体用之布线板,系包含:一基底基材,系具有第一与第二表面;一布线层,系由被形成在该等第一与第二表面之至少一表面上的必要布线图案组成;复数个半导体部件安装区块,系被形成在其上被形成有该布线层之该基底基材的表面上;以及作为位置讯息之个体图案,其系为了个别半导体部件安装区块所提供,该个体图案系具有一供该个别半导体部件安装区块用之特别形状。2.如申请专利范围第1项之布线板,其中该基底基材被由诸如BT树脂、环氧树脂或聚醯亚胺树脂之树脂,或是陶瓷制成,于其该作为位置讯息之金属图案可以被形成。3.如申请专利范围第1项之布线板,其中作为位置讯息之个体图案被形成在该个别半导体部件安装区块的周边区域上。4.如申请专利范围第1项之布线板,其中作为位置讯息之个体图案被形成为该布线层之部分的布线图案。5.如申请专利范围第4项之布线板,其中作为该布线层之位置讯息的个体图案被暴露在外侧。6.如申请专利范围第4项之布线板,其中作为该布线层之位置讯息的个体图案被以一保护层覆盖。7.如申请专利范围第1项之布线板,其中作为位置讯息之个体图案为当电解电镀被进行时可以作为布线之电镀引线。8.如申请专利范围第1项之布线板,其中作为位置讯息之个体图案包括字母、符号或相似者。9.一种供半导体封装体用之布线板,系包含:一基底基材,系具有第一与第二表面;至少两层之布线层,系提供有经由个别绝缘层而被形成在该等第一与第二表面之至少一表面上的个别布线图案;复数个半导体部件安装区块,系被界定在该等内部布线层之任一者中;以及作为位置讯息之个体图案,系为了该等个别半导体部件安装区块而被提供,该等个体图案系具有供该个别半导体部件安装区块用之特别形状。10.如申请专利范围第9项之布线板,其中该基底基材被由诸如BT树脂、环氧树脂或聚醯亚胺树脂之树脂,或是陶瓷制成,于其该作为位置讯息之金属图案可以被形成。11.如申请专利范围第9项之布线板,其中作为位置讯息之该等个体图案被形成在该个别半导体部件安装区块的周边区域上。12.如申请专利范围第9项之布线板,其中作为位置讯息之该等个体图案包括字母、符号或相似者。13.一种供半导体封装体用之布线板,系包含:一基底基材,系具有第一与第二表面;至少两层之布线层,系提供有经由个别绝缘层而被形成在该等第一与第二表面之至少一者上的个别布线图案;复数个半导体部件安装区块,系被界定在最上层布线层中;以及作为位置讯息之个体图案,系为了该等个别半导体部件安装区块而被提供,该等个体图案系具有供该个别半导体部件安装区块用之特别形状。14.如申请专利范围第13项之布线板,其中该基底基材被由诸如BT树脂、环氧树脂或聚醯亚胺树脂之树脂,或是陶瓷制成,于其该作为位置讯息之金属图案可以被形成。15.如申请专利范围第13项之布线板,其中作为位置讯息之该等个体图案被形成在该等个别半导体部件安装区块的周边区域上。16.如申请专利范围第13项之布线板,其中作为位置讯息之该等个体图案包括字母、符号或相似者。17.一种制造半导体封装体之布线板之程序,该程序系包含:在一基底基材之第一与第二表面之至少一表面上形成一由必要布线图案组成之布线层;以及在其上被形成有该布线层之该基底基材之该表面上同时地形成作为为了个别半导体部件安装区块所提供之位置讯息的个体图案,该等个体图案系具有供该个别半导体部件安装区块用之特定形状。18.如申请专利范围第17项之程序,其中作为位置讯息之该等个体图案为包含信号线与电镀电路供应线之该布线层部分的布线图案;并且该程序系进一步包含:将该等电镀电力供应线与该等信号线分离。l9.如申请专利范围第18项之程序,其中该等电镀电力供应线藉由回蚀程序而被与该等信号线分离。20.一种制造半导体封装体之布线板之程序,该程序系包含:形成至少两层布线层,其系被设置有在一基底基材之第一与第二表面之至少一表面上通过个别绝缘层所形成之个别布线图案;以及形成为了该等个别半导体部件安装区块所提供之位置讯息之个体图案,该等个体图案系具有供该个别半导体部件安装区块用之特定形状。21.如申请专利范围第20项之程序,其中作为位置讯息之该等个体图案为包含信号线与电镀电路供应线之该布线层部分的布线图案;并且该程序系进一步包含:将该等电镀电力供应线与该等信号线分离。22.如申请专利范围第21项之程序,其中该等电镀电力供应线藉由回蚀程序而被与该等信号线分离。23.一种制造半导体元件之程序,系包含:在一基底基材之第一与第二表面之至少一表面上形成一由必要布线图案组成之布线层;在其上被形成有该布线层之该基底基材之该表面上同时地形成作为为了个别半导体部件安装区块所提供之位置讯息的个体图案,该等个体图案系具有一供该个别半导体部件安装区块用之特定形状;在该基材上安装复数组各具有电极之半导体晶片:将该等半导体晶片之该等电极以接合布线电气地连接至该布线图案上;密封该等半导体晶片与该等接合布线;在其上被提供有作为位置讯息之该等个体图案之该基材的相对表面上黏着外部连接端子;以及将半导体元件之个别单元与该基材分离。24.一种制造半导体封装体之布线板之程序,该程序系包含:形成至少两层布线层,其系被设置有在一基底基材之第一与第二表面之至少一表面上通过个别绝缘层所形成之个别布线图案;形成为了该等个别半导体部件安装区块所提供之位置讯息之个体图案,该等个体图案系具有供该个别半导体部件安装区块用之特定形状;在该基材上安装复数组各具有电极之半导体晶片;将该等半导体晶片之该等电极以接合布线电气地连接至该布线图案上;密封该等半导体晶片与该等接合布线;在其上被提供有作为位置讯息之该等个体图案之该基材的相对表面上黏着外部连接端子;以及将半导体元件之个别单元与该基材分离。图式简单说明:第1图为显示具有本发明第一实施例之位置讯息之布线基材的结构模式平面图;第2(a)至2(d)、3(a)至3(d)以及4(a)至4(d)图分别为显示制造第1图所示的布线基材之程序的截面图;第5(a)至5(c)图为显示第1图所示之布线基材被合并于其中之半导体元件的制造程序之截面图;第6(a)至6(c)图为显示由第1图所示之布线基材组成之半导体元件的结构例示之模式平面图;第7(a)至7(b)图为显示具有本发明之第二实施例之位置讯息之布线基材的结构模式平面图;第8图显示第7图所示之布线基材被合并于其中之半导体元件的结构截面图;第9(a)至9(c)图显示由第7图所示之布线基材组成之半导体元件的结构例示之样式平面图;第10(a)与10(b)图为其有本发明第三实施例之位置讯息的布线基材被合并于其中之半导体元件的截面图;第11图为显示具有本发明之第四实施例的位置讯息之布线基材的结构模式平面图;第12图为显示具有本发明之第五实施例的位置讯息之布线基材的结构模式平面图;第13(a)与13(b)图显示具有本发明之第六实施例的位置讯息之布线基材的结构模式平面图;第14(a)至14(c)图为显示由具有本发明第七实施例之位置讯息之布线基材组成的半导体元件之结构例示模式的平面图;第15(a)至15(c)图为显示由具有本发明第八实施例之位置讯息之布线基材组成的半导体元件之结构例示模式的平面图;第16(a)至16(d)、17(a)至17(d)及18(a)至18(c)图分别为显示具有第九实施例之位置讯息的布线基材之制造程序截面图;第19(a)至19(c)图为显示第九实施例之布线基材被合并于其中之半导体元件的制造程序截面图;以及第20(a)与20(b)图为显示由第九实施例之布线基材所组成之半导体元件的结构截面图。 |
