| 主权项 |
1.一种用以构成与半导体基板接触之配置,具有:一基本体(21),其有一表面(22),表面上安排有第一密封环(23)及第二密封环(24),第一密封环(23)较第二密封环(24)为小,第一密封环(23)安排在基本体表面(22)之区域(30)之内,其被第二密封环(24)包围;一半导体基板(1)安排在第一密封环(23)上,第二密封环(24)包含第一主表面(2)及第二主面(3);一导电层(5),其有一表面(9),安排在半导体(1)之第一主表面(2)之上;第一开口(26)第二开口(27)安排在基本体(21)之内,自基本体表面(22)开始位于第一密封环(23)及第二密封环(24)之间;第一开口(26)连接至第一线系统(35),第二开口(27)连接至第二线系统(36)以便引入及放出至少一导电液体;以及一接触线(28)其安排成未覆盖状于基本体(21)之基本体表面(22)之上,位于第一密封环(23)与第二密封环(24)之间。2.如申请专利范围第1项之配置,其特征为,第一绝缘层(6)在第一密封环(23)及第二密封环(24)之间区域被移除,该层安排在导电层(5)之少。3.如申请专利范围第2项之配置,其特征为一电解质源及一蚀刻剂源为可切换连接至第一线系统(35)。4.如申请专利范围第1至3项中任一项之配置,其特征为空腔(25)系由第一密封环(23),第二密封环(24),基本体表面(22)及基板(1)所界定。5.一种用以构成与半导体基板之接触之方法,含以下步骤:提供一基本体(21),其有一基本体表面(22),表面上安排有第一密封环(23)及第二密封环(24),第一密封环(23)较第二密封环(24)为小,第一密封环(23)完全安排在基本体表面(22)之区域(30)之内,由第二密封环(24)包围;第一开口(26)及第二开口(27)安排于基本体(21)之内,自基本体表面(22)开始位于第一密封环(23)与第二密封环(24)之间,以及一接触线(28)安排在基本体(21)之基本体表面(22)上,位于第一密封环(23)与第二密封环(24)之间;提供一基板(1),其含第一主表面(2)及第二主表面(3),一导电层(5)安排在第一主表面(2)上;安排有第一主表面(2)之第一基板(1)于第一密封环(23)及第二密封环(24)之上;形成一空腔(25),其由第一密封环(23)及第二密封环(24),基本体表面(22)及基板(1)界定;经第一开口(26)引入电解质至空腔(25),在导电层(5)与接触线(28)之间构成一电连接;经第二开口(27)放出电解质。6.如申请专利范围第5项之方法,其特征为一绝缘层(6)安排在导电层(5)之上;以及一蚀刻剂其可自导电层(5)清除绝缘层(6),该蚀刻剂经第一开口(26)导入空腔(25);以及蚀刻剂自空腔(25)经第二开口(27)放出。7.如申请专利范围第5或6项之方法,其特征为一障碍层(4)作为扩散阻碍及/或接合剂,在基板(1)与导电层(5)之间形成。8.如申请专利范围第5或6项之方法,其特征为绝缘层(6)包含氮化矽或矽氧化物,并利用含氢氟酸或硝酸之蚀刻剂在导电层(5)处理期间被蚀刻并露出。9.如申请专利范围第5或6项之方法,其特征为绝缘层(6)用乾蚀刻方法移除,其利用加在基板(1)上之蚀刻罩移除。图式简单说明:图1为适于接受半导体基板之有密封环之基本体平面图;图2为经图1说明之基本体剖面线II之剖面部分;图3为图1说明之基本体在剖面线III之剖面部分;图4为一基板,其具有加在基板背面之导电层。 |
