| 主权项 |
1.一种半导体模组,其特征为:将复数之基板以弹性电缆串联连接之状态使之互相叠层,同时至少在各基板互相相对之面上分别安装半导体晶片,且使此等半导体晶片彼此之间黏合保持者。2.如申请专利范围第1项之半导体模组,其中在布置于最外层的基板上,设有外部连接端子,藉以安装于主基板上者。3.如申请专利范围第2项之半导体模组,其中前述外部连接端子为一种导线,系由前述基板向外部延伸者。4.如申请专利范围第2项之半导体模组,其中前述外部连接端子为一种插销,系可装卸自在地装设于前述主基板上所设插座者。5.如申请专利范围第2项之半导体模组,其中前述外部连接端子为一种凸块,系用以针对前述主基板加以表面安装者。6.如申请专利范围第5项之半导体模组,其中在前述设有凸块的基板上设有虚设零件,系藉以缓和该凸块所产生之变形者。7.如申请专利范围第1项之半导体模组,其中设有外部连接端子,系藉以使前述复数之基板以竖立设置之形态安装于主基板上者。8.如申请专利范围第7项之半导体模组,其中设有外部连接端子,系分别设置在布置于互相隔离位置之基板端部者。9.如申请专利范围第7或8项之半导体模组,其中前述外部连接端子为一种导线,系由前述基板向外部延伸者。10.如申请专利范围第7或8项之半导体模组,其中前述外部连接端子为一种连接端子,系可装卸自在地装设于前述主基板所设连接器者。11.如申请专利范围第10项之半导体模组,其中系使前述设有连接端子之基板端部更较其他基板端部突出者。12.如申请专利范围第1至8项中任一项之半导体模组,其中前述半导体晶片系藉由外部导线安装于前述基板上者。13.如申请专利范围第1至8项中任一项之半导体模组,其中前述半导体晶片系以表面安装方式安装于前述基板上者。14.如申请专利范围第1至8项中任一项之半导体模组,其中前述半导体晶片系以裸晶片安装方式安装于前述基板上者。图式简单说明:图1为显示本发明实施形态1之半导体模组结构,(a)为俯视图,(b)为侧视图。图2为图1所示半导体模组之重要部分剖面侧视图。图3为显示本发明实施形态2之半导体模组结构之侧视图。图4为显示本发明实施形态3之半导体模组结构之侧视图。图5为显示本发明实施形态4之半导体模组结构之侧视图。图6为显示本发明实施形态5之半导体模组结构者,(a)为俯视图,(b)为(a)之箭视A图。图7为显示本发明实施形态6之半导体模组结构者,(a)为俯视图,(b)为(a)之箭视C图。图8为显示本发明实施形态7之半导体模组结构之侧视图。图9为显示本发明实施形态8之半导体模组结构之侧视图。图10为显示本发明实施形态9之半导体模组结构之侧视图。图11为显示本发明实施形态10之半导体模组结构之侧视图。图12为显示习知半导体模组之结构者,(a)为俯视图,(b)为侧视图。图13为显示图12之半导体模组安装状态者,(a)为显示将半导体模组平面排列安装状态之侧视图,(b)为显示将半导体模组叠层安装时之侧视图。 |
