| 主权项 |
1.一种分离闸极式快闪记亿体之制造方法,包括下列步骤:提供一基底,该基底中具有一掺杂区,该掺杂区上形成有一第一导电层,且该第一导电层两侧各依序形成有一浮置闸极及一第一绝缘层,其中该浮置闸极分别与该第一导电层及该基底绝缘;依序在该基底、该第一绝缘层上顺应性形成一第二绝缘层及一第二导电层;在该第二导电层上形成一第三绝缘层;回蚀刻该第三绝缘层至露出该第二导电层;回蚀刻该露出之第二导电层至露出该第二绝缘层;在该第二导电层上形成一上盖层;去除该第三绝缘层以形成一开口并露出该第二导电层;以及去除该开口底部之该第二导电层以露出该第二绝缘层,藉以在该上盖层下方形成一由余留之该第二导电层所构成之控制闸极。2.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,更包括下列步骤:去除该开口底部之该第二绝缘层以露出该基底表面而形成一接触窗;以及在该接触窗内形成一金属层,且与该控制闸极绝缘。3.如申请专利范围第2项所述之分离闸极式快闪记忆体之制造方法,其中该金属层系一位元线。4.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该基底系一矽基底。5.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该掺杂区系一源极区。6.如申请专利范围第5项所述之分离闸极式快闪记忆体之制造方法,其中该第一导电层系一源极线。7.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第一导电层、该浮置闸极及该第二导电层系由复晶矽所构成。8.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第一绝缘层系由四乙基矽酸盐所构成之氧化层。9.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第二绝缘层系一高温氧化矽层。10.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该第三绝缘层系一硼矽玻璃层。11.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该上盖层系一氮化矽层。12.如申请专利范围第1项所述之分离闸极式快闪记忆体之制造方法,其中该控制闸极系一方块状。13.一种分离闸极式快闪记忆体之制造方法,包括下列步骤:提供一基底,该基底中具有一掺杂区,该掺杂区上形成有一第一导电层,且该第一导电层两侧各依序形成有一浮置闸极及一第一绝缘层,其中该浮置闸极分别与该第一导电层及该基底绝缘;依序在该基底、该第一绝缘层上顺应性形成一第二绝缘层、一第二导电层及一第三导电层;在该第三导电层上形成一第三绝缘层;回蚀刻该第三绝缘及至露出该第三导电层;依序回蚀刻该第三及该第二导电层至露出该第二绝缘层;在该第三及该第二导电层上形成一上盖层;去除该第三绝缘层以形成一开口并露出该第三导电层;以及去除该开口底部之该第三及该第二导电层以露出该第二绝缘层,藉以在该上盖层下方形成一由余留之该第三及该第二导电层所构成之控制闸极。14.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,更包括下列步骤:去除该开口底部之该第二绝缘层以露出该基底表面而形成一接触窗;以及在该接触窗内形成一金属层,且与该控制闸极绝缘。15.如申请专利范围第14项所述之分离闸极式快闪记忆体之制造方法,其中该金属层系一位元线。16.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该基底系一矽基底。17.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该掺杂区系一源极区。18.如申请专利范围第17项所述之分离闸极式快闪记忆体之制造方法,其中该第一导电层系一源极线。19.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该第一导电层、该浮置闸极及该第二导电层系由复晶矽所构成。20.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该第三导电层系一钨矽化层。21.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该第一绝缘层系由四乙基矽酸盐所构成之氧化层。22.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该第二绝缘层系一高温氧化矽层。23.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该第三绝缘层系一硼矽玻璃层。24.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该上盖层系一氮化矽层。25.如申请专利范围第13项所述之分离闸极式快闪记忆体之制造方法,其中该控制闸极系一方块状。图式简单说明:第1图系绘示出习知分离闸极式快闪记忆体之剖面示意图;第2到10图绘示出本发明第一实施例之分离闸极式快闪记忆体之剖面示意图;第11到19图绘示出本发明第二实施例之分离闸极式快闪记忆体之剖面示意图。 |
