| 主权项 |
1.一种积体电路装置,包括:复数个电晶体;以及一具有一连接到该复数个电晶体主体的输出之通用主体偏压电路,其中该通用主体偏压电路包括串联连接在一第一电源供应器及一第二电源供应器之间的第一及第二电晶体,其中该第一电晶体之闸极及源极系连接到该第一电源供应器,其中该第二电晶体之闸极及源极系连接到该第二电源供应器,其中该第一及第二电晶体的汲极及主体系连接在一起以形成该输出。2.如申请专利范围第1项之积体电路装置,其中该第一电晶体系P-通道电晶体以及该第二电晶体系N-通道电晶体。3.如申请专利范围第1项之积体电路装置,其中该第一电源供应器提供约略在0.2V至0.3V范围的电压。4.如申请专利范围第1项之积体电路装置,其中该第二电源供应器提供0V的电压。5.如申请专利范围第1项之积体电路装置,其中该第一及第二电晶体系相同的。6.如申请专利范围第1项之积体电路装置,其中该第一及第二电晶体系经由矽化物层连接在一起。7.一种积体电路装置,包括:复数个电晶体;以及一具有一连接到该复数个电晶体主体的输出之通用主体偏压电路,其中该通用主体偏压电路包括串联连接在一第一电源供应器及一第二电源供应器之间的第一及第二电晶体,其中该第一电晶体之源极及该第二电晶体之闸极系连接到该第一电源供应器,其中该第二电晶体之源极及该第一电晶体之闸极系连接到该第二电源供应器,其中该第一及第二电晶体的汲极及主体系连接在一起以形成该输出。8.如申请专利范围第7项之积体电路装置,其中该第一电晶体系P-通道电晶体以及该第二电晶体系N-通道电晶体。9.如申请专利范围第7项之积体电路装置,其中该第一电源供应器提供约略在0.2V至0.3V范围的电压。10.如申请专利范围第7项之积体电路装置,其中该第二电源供应器提供0V的电压。11.如申请专利范围第7项之积体电路装置,其中该第一及第二电晶体系相同的。12.如申请专利范围第7项之积体电路装置,其中该第一及第二电晶体系经由矽化物层连接在一起。13.一种积体电路装置,包括:复数个电晶体;以及一具有一第一输出及一第二输出之通用主体偏压电路,其中该通用主体偏压电路包括串联连接在一第一电源供应器及一第二电源供应器之间的第一电晶体及第二电晶体,其中该第一电晶体之闸极及源极系连接到该第一电源供应器,其中该第二电晶体之闸极及源极系连接到该第二电源供应器,其中该第一及第二电晶体的汲极及主体系一起连接至该通用主体偏压电路的第三电晶体及第四电晶体的偏压主体,其中该第三及第四电晶体的闸极系分别连接到该第一电源供应器及该第二电源供应器。14.如申请专利范围第13项之积体电路装置,其中该第一电晶体系P-通道电晶体以及该第二电晶体系N-通道电晶体。15.如申请专利范围第13项之积体电路装置,其中该第三电晶体系P-通道电晶体以及该第四电晶体系N-通道电晶体。16.如申请专利范围第13项之积体电路装置,其中该第三电晶体具有第二宽度。17.如申请专利范围第13项之积体电路装置,其中该第一电源供应器提供约略在0.2V至0.3V范围的电压。18.如申请专利范围第13项之积体电路装置,其中该第二电源供应器提供0V的电压。19.如申请专利范围第13项之积体电路装置,其中该第一及第二电晶体系相同的。20.如申请专利范围第13项之积体电路装置,其中该第一及第二电晶体系经由矽化物层连接在一起。图式简单说明:图1a所示的系根据本发明之较佳具体实施例具有一个输出之通用主体偏压电路之电路图;图1b所示的系根据本发明另一较佳具体实施例具有一个输出之通用主体偏压电路之电路图;图2a所示的系根据本发明之较佳具体实施例实现于基板上之图1a之通用主体偏压电路之实际图式;图2b所示的系根据本发明之较佳具体实施例用以接收实现于基板上之图1a之通用主体偏压电路之各种逻辑电路之实际图式;图3所示的系图1之通用主体偏压电路之实现实例;图4所示的系根据本发明之较佳具体实施例具有二个输出之通用主体偏压电路之电路图;图4a-4b所示的系具有额外的输入控制之图4的通用主体偏压电路之电路图;以及图5所示的系图4之通用主体偏压电路之实现实例。 |
