| 主权项 |
1.一种半导体记忆装置之试验方法,其特征为:将多种测试模式设定于半导体记忆装置的测试装置中,且将不同测试模式适用于连接至上述测试装置上的多数件被测试半导体记忆装置上,并判定上述每一件被测试半导体记忆装置的测试结果输出是否在预定容许范围内。2.如申请专利范围第1项之半导体记忆装置之试验方法,其中依据测试结果输出,对于超过容许范围的被测试半导体记忆装置之不良位元、线的数量和冗余线的数量加以比较,以决定能以冗余线来取代而救济的半导体记忆装置。3.如申请专利范围第1项之半导体记忆装置之试验方法,其中依据测试结果输出,对于超过容许范围的被测试半导体记忆装置之不良行、线的数量和冗余线的数量加以比较,以决定能以冗余线来取代而救济的半导体记忆装置。4.如申请专利范围第1至3项中任一项之半导体记忆装置之试验方法,其中测试被改变测试模式而执行多次。5.如申请专利范围第1至3项中任一项之半导体记忆装置之试验方法,其中被测试半导体记忆装置若为一种非挥发性者,即进行抹除测试和写入测试。6.如申请专利范围第1至3项中任一项之半导体记忆装置之试验方法,其中测试模式,系由电压、时间及信号的组合而构成。图式简单说明:图1为显示本发明的第一实施形态的测试方法之流程图。图2为显示本发明的第二实施形态的测试方法之流程图。图3为用来说明先前测试方法之示意图。图4为显示先前测试方法之流程图,且显示以非挥发性记忆装置为其对象。图5为显示图4中的抹除测试的测试程序之流程图。图6为显示被测试半导体记忆装置的临限値(Vth)分布状况之说明图。 |
