| 主权项 |
1.一种从晶圆上之晶粒上的非挥发性记忆结构释放电荷累积的方法,包含下列步骤:施加电抹除讯号于该晶粒上之该非挥性记忆结构;及在足使该抹除讯号所致电荷扩散的条件下烘烤该晶圆。2.如申请专利范围第1项之方法,其中该电抹除讯号藉佛勒–诺德汉穿隧产生负闸极通道抹除。3.如申请专利范围第1项之方法,其中该电抹除讯号藉佛勒–诺德汉穿隧产生负闸极源极侧抹除。4.如申请专利范围第1项之方法,其中该电抹除讯号产生热电洞抹除。5.如申请专利范围第4项之方法,其中该热电洞抹除包含偏压该记忆胞的源极或汲极之一。6.如申请专利范围第4项之方法,其中该热电洞抹除包含偏压该非挥发性记忆胞的源极与汲极7.如申请专利范围第1项之方法,其中该非挥发性记忆结构包含ONO结构。8.如申请专利范围第7项之方法,其中该电抹除讯号产生热电洞抹除。9.如申请专利范围第8项之方法,其中该热电洞抹除包含偏压该记忆胞的源极或汲极之一。10.如申请专利范围第8项之方法,其中该热电洞抹除包含偏压该非挥发性记忆胞的源极与汲极。11.如申请专利范围第1项之方法,其中该烘烤包含加热该晶圆至80与150℃之间。12.如申请专利范围第1项之方法,其中该烘烤包含加热该晶圆至150与250℃之间。13.如申请专利范围第1项之方法,更包含决定该记忆胞的抹除状态,并重复地施加额外的电抹除讯号直到达成预定的抹除状态。14.一种从晶圆上之晶粒上的ONO非挥发性记忆结构释放电荷累积的方法,包含在分割该晶圆成为该晶粒之前的晶圆级功能测试之前,施加电抹除讯号于该晶粒上的该ONO非挥发性记忆结构。15.如申请专利范围第14项之方法,更包含在施加该电抹除讯号之后,在足使该电抹除讯号所致电荷扩散的条件下烘烤该晶圆。16.如申请专利范围第15项之方法,其中该烘烤包含加热该晶圆至80与150℃之间。17.如申请专利范围第15项之方法,其中该烘烤包含加热该晶圆至150与250℃之间18.如申请专利范围第14项之方法,其中该电抹除讯号藉佛勒–诺德汉穿隧产生负闸极通道抹除。19.如申请专利范围第14项之方法,其中该电抹除讯号藉佛勒–诺德汉穿隧产生负闸极源极侧抹除。20.如申请专利范围第14项之方法,其中该电抹除讯号产生热电洞抹除。21.如申请专利范围第20项之方法,其中该热电洞抹除包含偏压该记忆胞的源极或汲极之一。22.如申请专利范围第20项之方法,其中该热电洞抹除包含偏压该非挥发性记忆胞的源极与汲极。23.如申请专利范围第22项之方法,更包含决定该记忆胞的抹除状态,并重复地施加额外的电抹除讯号直到达成预定的抹除状态。图式简单说明:第1图为习知测试(testing)与晶圆拣选(sorting)程序的流程图(flow chart)。第2图为附加预抹除步骤到习知测试与晶圆拣选的流程图。第3图为附加预抹除步骤与烘烤(baking)步骤到习知测试与晶圆拣选的流程图。第4A图至第4B图为记忆胞的示意图。 |
