| 主权项 |
1.一种使用非挥发性记忆装置执行指令并同时处理资料操作之系统,包含:CPU/滙流排/控制器,用以控制该记忆装置;非挥发性行列,用以保持该系统之指令及资料;非挥发性装置电路,用以控制该非挥发性行列之内容及活动;及逻辑电路,使操作能自动暂停及/或自动回复。2.如申请专利范围第1项所述之系统,其中,操作之自动暂停及/或自动回复由一硬体装置发动。3.如申请专利范围第1项所述之系统,其中,非挥发性记忆装置为快闪记忆装置。4.如申请专利范围第1项所述之系统,其中,该逻辑电路能由一单个矽晶粒在一单个晶片装置内达成指令执行及资料储存/处理设施。5.如申请专利范围第1项所述之系统,其中,该逻辑电路能由一单个矽晶粒在一排单晶片装置内达成指令执行及资料储存/处理设施。6.如申请专利范围第1项所述之系统,其中,该逻辑电路埋置于记忆晶片中。7.如申请专利范围第1项所述之系统,其中,该逻辑电路自记忆晶片外作用。8.如申请专利范围第1项所述之系统,其中,多个逻辑电路埋置于记忆晶片中。9.如申请专利范围第1项所述之系统,其中,多个逻辑电路在记忆晶片外作用。10.如申请专利范围第1项所述之系统,其中,逻辑电路可用以监视记忆晶片中现操作之状态。11.如申请专利范围第1项所述之系统,其中,逻辑电路可用以标注晶片操作之现状态,俾可由OS/应用/档案管理软体读出。12.如申请专利范围第1项所述之系统,其中,CPU/滙流排/控制器由告知记忆晶片延迟CPU/滙流排/控制器读出操作,以暂停及/或回复操作。13.一种用以在非挥发性记忆装置上执行指令并同时处理资料之方法,包括步骤:i.加装至少一逻辑电路,俾与非挥发性记忆装置一起操作;ii.监视该记忆晶片中现操作状态;iii.通知CPU/滙流排该晶片是否可用于指令执行;iv.监视CPU/滙流排活动;v.命令晶片暂停及/或回复晶片操作。14.一种用以在非挥发性记忆装置上执行指令并同时处理资料之方法,包括以下步骤:i.加装至少一逻辑电路,俾与非挥发性记忆装置一起工作;ii.感测读出要求,同时晶片在程式/抹消模式/操作;iii.使程式及/或抹消操作自动进入暂停模式;iv.在执行进一步读出/取出命令之前,通知CPU/滙流排等待;v.关掉信号,使CPU/滙流排可(自动)继续读出/取出命令;vi.使晶片进入回复操作,以继续程式/抹消操作。15.如申请专利范围第14项所述之方法,其中,进入暂停模式包括标注状态,俾由晶片中之OS/应用/档案管理软体读出。16.一种单快闪记忆装置,包含:一暂停逻辑电路,使硬体可发动暂停资料处理操作;及一回复逻辑电路,使硬体可发动回复资料处理操作。图式简单说明:图1显示最普通之现解决方法,二分开之装置装于记忆晶片中,用于指令执行及资料处理。图2显示另一解决方法,在一快闪记忆晶片中达成指令执行及处料处理,其中使用多排构造。图3显示本发明系统之基本操作。图4为本发明系统之基本组成件之流程图。 |
