| 主权项 |
1.一种测试半导体记忆体模组之方法,其中资料储存于含列及行具有可定址矩阵结构之储存组中,其中于储存组中之故障位置的故障地址是以压缩形式传递至一外部测试装置,其特征为列及/或行次分为区,其中于个别区域中发生的故障是以列接列及/或行接行计算,其中于各区中的故障数是以列接列及/或行接行与一临限値比较,而其中该比较结果系作为附加资料,以列接列及/或行接行与故障地址一起被传递至测试装置。2.如申请专利范围第1项之方法,其特征为该临限値大于1,较佳为2。3.如申请专利范围第1或2项之方法,其特征为附加资料以位元组形式传递较佳。4.如申请专利范围第1或2项之方法,其特征为若比较结果大于或等于临限値则产生附加资料。5.如申请专利范围第1或2项之方法,其特征为附加资料合格与否视故障位置是否含于一区或多区中而定。6.如申请专利范围第5项之方法,其特征为合格之附加资料以位元组形式传递较佳。图式简单说明:(图1)系图示出半导体记忆体模组的资料组。 |
