| 主权项 |
1.一种过滤封包之方法,包括下列步骤:初始化一网路装置;预先规划一内容可定址记忆体之内容;写入复数个预设之MAC位址到该内容可定址记忆体;以及致能该网路装置以接收与传送封包。2.如申请专利范围第1项所述之过滤封包之方法,其中该初始化步骤系自一非挥发性记忆体载入该网路装置之相关切始设定値。3.如申请专利范围第1项所述之过滤封包之方法,其中该预先规划步骤系将作业系统所传递下来给该网路装置之一驱动程式之复数个有趣封包位址以及复数个多播位址进行预先安排。4.申请专利范围第3项所述之过滤封包之方法,其中该内容可定址记忆体包括一个有趣封包位址部以及一个一般封包位址部,其中该有趣封包位址部用以储存该些有趣封包位址,以及该一般封包位址部用以储存该些多播位址。5.如申请专利范围第3项所述之过滤封包之方法,其中该有趣封包位址部具有八个条目(entry)。6.如申请专利范围第3项所述之过滤封包之方法,其中复数个预设之MAC位址到该内容可定址记忆体该写入步骤系指将该些有趣封包位址以及该些多播位址分别写入该有趣封包位址部以及该一般封包位址部。7.一种过滤封包之方法,包括下列步骤:接收一封包;将该封包之一目的位址与一内容可定址记忆体之内容进行硬体比对;以及根据该硬体比对结果,将该封包暂存至一主记忆体或者将该封包丢弃。8.如申请专利范围第7项所述之过滤封包之方法,该内容可定址记忆体包括一个有趣封包位址部以及一个一般封包位址部,其中该有趣封包位址部储存有复数个有趣封包位址,以及该一般封包位址部储存有复数个多播位址。9.如申请专利范围第7项所述之过滤封包之方法,其中该有趣封包位址部具有8个条目。10.如申请专利范围第7项所述之过滤封包之方法,更包含将该目的位址进行一杂凑运算,用以对一杂凑表进行查表之步骤,以与该比对结果共同决定是否接收该封包。11.如申请专利范围第7项所述之过滤封包之方法,更包含一驱动程式经由检查一描述接收符以判断所接收封包是否为一有趣封包之步骤。12.如申请专利范围第11项所述之过滤封包之方法,其中所述描述接收符包括一有趣封包栏位,该驱动程式经由检查该有趣封包栏位以判断所接收封包是否为一有趣封包。13.如申请专利范围第7项所述之过滤封包之方法,更包含回应该硬体比对结果以产生一击中状态之步骤。14.如申请专利范围第13项所述之过滤封包之方法,更包含将该击中状态进行编码输出之步骤。15.如申请专利范围第13项所述之过滤封包之方法,更包含回应该击中状态以更新该封包之一相应接收描述符之一有趣封包栏位之步骤。16.一种媒体存取控制器,包括有:一暂存器,系可即时地接收一封包之一部份并暂存之;一内容可定址记忆体,具有一辨识电路,耦接于该暂存器,用以储存复数个MAC位址;以及一接收缓冲器,耦接于该暂存器以及该内容可定址记忆体,用以暂存该封包,其中,该辨识电路将该封包中之一目的位址与该内容可定址记忆体之该些MAC位址进行硬体比对,以及回应于该比对结果以决定该接收缓冲器是否应该丢弃该封包。17.如申请专利范围第16项所述之媒体存取控制器,更包含一杂凑运算电路,用以将该目的位址进行杂凑运算,以对一杂凑表进行查表,回应于该比对结果以及该查表结果以决定该接收缓冲器是否应该丢弃该封包。18.如申请专利范围第16项所述之媒体存取控制器,其中该内容可定址记忆体包括一有趣封包位址部以及一般封包位址部;该些MAC位址包括有复数个有趣封包位址以及复数个多播位址;该些有趣封包位址以及该些多播位址分别储存于该有趣封包位址部以及该一般封包位址部。19.如申请专利范围第16项所述之媒体存取控制器,其中该辨识电路根据该硬体比对产生一组击中状态讯号。20.如申请专利范围第16项所述之媒体存取控制器,更包含一编码器,耦接于该内容可定址记忆体,用以将该组击中状态讯号进行编码输出。21.如申请专利范围第19项所述之媒体存取控制器,其中当回应于该比对结果决定该接收缓冲器要接收该封包之时,该接收缓冲器将该封包送往一主记忆体暂存。22.如申请专利范围第21项所述之媒体存取控制器,其中回应于该组击中状态讯号,更新该主记忆体中该封包之一相应接收描述符。23.如申请专利范围第22项所述之媒体存取控制器,其中一驱动程式回应于该接收描述符而更新该媒体存取控制器之功能设定。24.如申请专利范围第22项所述之媒体存取控制器,其中一驱动程式回应于该接收描述符而丢弃该封包。25.如申请专利范围第22项所述之媒体存取控制器,其中该接收描述符具有一有趣封包辨识栏位。26.如申请专利范围第25项所述之过滤封包之装置,其中该有趣封包位址部具有8个条目。27.如申请专利范围第16项所述之媒体存取控制器,更包含一写入电路,用以将该些MAC位址写入该内容可定址记忆体之中。28.如申请专利范围第16项所述之媒体存取控制器,其中该暂存器系为四十八位元长。29.如申请专利范围第16项所述之媒体存取控制器,其中该接收缓冲器系为一先入先出缓冲器。图式简单说明:图一系为习用以杂凑函数处理多播封包示意图。图二系为本发明对一内容可定址记忆体之规划示意图。图三系为本发明之电路方块示意图。图四系为本发明之接收描述符方块示意图。图五系为实施本发明之网路卡初始化之流程步骤示意图。图六系为实施本发明之网路卡辨识封包之流程步骤示意图。 |
