| 主权项 |
1.一种制作一感光二极体(photo diode)之光感测区的方法,该感光二极体系制作于一半导体晶片(wafer)上,且该半导体晶片表面包含有一第一导电型式之基底,以及一绝缘层设于该基底之表面并环绕于该光感测区周围,该方法包含有下列步骤:进行一第一离子布植制程,利用第二导电型式之掺质于该光感测区表面形成复数个第一掺杂区;以及进行一第二离子布植制程,利用第二导电型式之掺质于该光感测区表面形成一第二掺杂区,且该第二掺杂区与各该第一掺杂区之部分区域相重叠。2.如申请专利范围第1项之方法,其中各该第一掺杂区以及该第二掺杂区的掺质会与相邻之该基底相作用以形成复数个空乏区(depletion region)。3.如申请专利范围第1项之方法,其中该第一导电型式系为一N型导电型式,且该第二导电型式系为一P型导电型式。4.如申请专利范围第1项之方法,其中该第一导电型式系为一P型导电型式,且该第二导电型式系为一N型导电型式。5.如申请专利范围第1项之方法,其中该基底表面另包含一磊晶矽层,且各该第一掺杂区以及该第二掺杂区皆系形成于该磊晶矽层中。6.如申请专利范围第1项之方法,其中该第一离子布植制程之掺质浓度小于该第二离子布植制程之掺质浓度。7.如申请专利范围第1项之方法,其中该半导体晶片表面另包含一逻辑电路区,且该第二离子布植制程系于该逻辑电路区内形成至少一轻掺杂汲极(lightly doped drain,LDD)。8.如申请专利范围第1项之方法,该方法另包含有一退火制程,用来趋入(driving-in)该第二掺杂区内之掺质。9.如申请专利范围第8项之方法,其中形成于各该相邻之第一掺杂区之间之各该空乏区均成为完全空乏区,且各该空乏区均具有一约略为零之电容値,以增加集光区域并降低遗漏电流(dark current),进而增加光电流(photo current)与光子转换增益(photon conversiongain)。10.如申请专利范围第1项之方法,其中该第二掺杂区系用来作为连接该光感测区的电导线。11.一种制作一感光二极体之光感测区的方法,该光感测区系设于一半导体晶片之P型基底表面之一预定区域上,且该预定区域之周围环绕有一绝缘层,该方法包含有下列步骤:进行一第一离子布植制程,于该预定区域表面形成复数个第一N型(N-type)掺杂区;以及进行一第二离子布植制程,同时于该预定区域表面形成一第二N型掺杂区,以及于该预定区域外之该半导体晶片表面形成至少一轻掺杂汲极(lightlydoped drain,LDD)。12.如申请专利范围第11项之方法,其中各该第一N型掺杂区以及该第二N型掺杂区的掺质会与相邻之该P型基底相作用形成复数个空乏区。13.如申请专利范围第11项之方法,其中该第二N型掺杂区系与各该第一N型掺杂区之部分区域相重叠。14.如申请专利范围第11项之方法,其中该P型基底表面另包含一磊晶矽层,且各该第一N型掺杂区以及该第二N型掺杂区皆系形成于该磊晶矽层中。15.如申请专利范围第11项之方法,其中该第一离子布植制程之掺质浓度小于该第二离子布植制程之掺质浓度。16.如申请专利范围第11项之方法,该方法另包含有一退火制程,用来趋入(driving-in)该第二N型掺杂区内之掺质。17.如申请专利范围第16项之方法,其中形成于各该相邻之第一N型掺杂区之间之各该空乏区均成为完全空乏区,且各该空乏区均具有一约略为零之电容値,以增加集光区域并降低遗漏电流(dark current),进而增加光电流(photo current)与光子转换增益(photon conversion gain)。18.如申请专利范围第11项之方法,其中该第二N型掺杂区系用来作为连接该光感测区的电导线。19.如申请专利范围第11项之方法,其中该轻掺杂汲极系设于一逻辑电路区中。20.一种感光二极体之光感测区,该感光二极体系制作于一半导体晶片上,该半导体晶片表面包含有一第一导电型式之基底,以及一绝缘层设于该基底表面并环绕于该光感测区周围,该光感测区包含有:复数个第二导电型式之第一掺杂区设于该光感测区表面;一第二导电型式之第二掺杂区设于该光感测区表面,且该第二掺杂区系与各该第一掺杂区之部分区域相重叠;以及复数个空乏区设于该第二掺杂区与该基底相邻接区域中以及各该第一掺杂区与该基底相邻接区域中,且其中设于该第二掺杂区下方与各该相邻之第一掺杂区之间之各该空乏区均成为完全空乏区,而各该空乏区均具有一约略为零之电容値,以增加集光区域并降低遗漏电流(dark current),进而增加光电流(photo current)、光子转换增益(photon conversion gain)以及该感光二极体对蓝光的感光度。21.如申请专利范围第20项之光感测区,其中该绝缘层下方设有一第一导电型式掺杂井。22.如申请专利范围第20项之光感测区,其中该第一导电型式系为一N型导电型式,且该第二导电型式系为一P型导电型式。23.如申请专利范围第20项之光感测区,其中该第一导电型式系为一P型导电型式,且该第二导电型式系为一N型导电型式。24.如申请专利范围第20项之光感测区,其中该基底表面另包含一磊晶矽层,且各该第一掺杂区以及该第二掺杂区皆系形成于该磊晶矽层中。25.如申请专利范围第20项之光感测区,其中各该第一掺杂区之掺质浓度小于该第二掺杂区之掺质浓度。26.如申请专利范围第20项之光感测区,其中该第二掺杂区系用来作为连接该光感测区的电导线。图式简单说明:图一为习知一感光二极体之光感测区的结构示意图。图二至图五为本发明制作一感光二极体之光感测区的方法示意图。图六为本发明另一实施例之一感光二极体之光感测区的结构示意图。 |
