半导体存储器件

摘要

半导体存储器件具备：多个存储单元构成的多个单元块；设置在每一个单元块中补救缺陷存储单元阵列的第1冗余单元阵列；补救缺陷块的冗余单元块；设置在冗余单元块内用来补救缺陷单元阵列的第2冗余单元阵列；具有存储正规单元块内缺陷单元阵列地址的第1地址存储电路及比较地址信号后输出置换信号的第1地址检测电路的第1缺陷补救电路；具有存储正规单元块内缺陷块地址的第2地址存储电路，和比较地址信号后输出置换信号的第2地址检测电路的第2缺陷补救电路，第1缺陷补救电路构成为在第2缺陷补救电路不能执行时使从第1地址检测电路输出的置换信号成为有效后输出，否则使从冗余单元块内的第2冗余单元阵列读出的置换信号成为有效后输出。

主权项

1.一种半导体存储器件：具备分别把多个存储单元排列起来构成的多个存储单元块；设置在上述各单元块的每一个单元块中用来补救单元块内的缺陷单元阵列的第1冗余单元阵列；对应上述多个存储单元块设置的用来补救缺陷块的冗余单元块；设置在上述冗余单元块内用来补救冗余单元块内的缺陷单元阵列的第2冗余单元阵列；具有存储上述存储单元块内的缺陷单元阵列的地址的第1地址存储电路和对该所存储的地址信号和来自外部的地址信号进行比较并输出用上述第1冗余单元阵列置换上述缺陷单元阵列的置换信号的第1地址检测电路的第1缺陷补救电路；具有存储上述多个存储单元块的缺陷块地址的第2地址存储电路和对该所存储的地址信号和来自外部的地址信号进行比较并输出用上述冗余单元块置换上述缺陷块的置换信号的第2地址检测电路的第2缺陷补救电路，上述第1缺陷补救电路，具有这样的门电路：在上述第2缺陷补救电路不能执行的地址的情况下，就使从上述第1地址检测电路输出的置换信号变成为有效后输出，在上述第2缺陷补救电路可以执行的地址的情况下，就使从上述冗余单元块内的上述第2冗余单元阵列读出的置换信号变成为有效后输出。