利用差动级联开关的脉冲D型触发器

摘要

一种差动级联结构被配置为在时钟的每个有效沿将数据状态传播到静态锁存器。时钟发生器使得数据状态及其反相状态能在预定时段传递到锁存器。在第一实施例中，各级联结构包括三个串联的门，这些门受时钟信号、该时钟信号的延迟反相信号、以及数据状态及其反相状态的控制。在另一实施例中，每级联结构包括两个串联的门，这些门受时钟信号和该时钟信号的延迟反相信号的控制。在这个另一实施例中，这些级联结构中的每一个都直接由数据信号或它的反相信号驱动。静态锁存器不需要对器件内部的节点进行预充电，从而使器件的功耗减至最小。锁存器最好包括交叉耦合反相器，这些交叉耦合反相器由差动级联结构驱动，增加了开关速度。

主权项

1.一种电路，它包含：第一网络配置(T1-T3)，它被配置为提供对应于数据输入状态的第一节点状态(401)，第二网络配置(T2-T4)，它被配置为提供对应于所述数据输入状态的反相状态的第二节点状态(402)，脉冲发生器(410)，它被配置为能够在时钟信号的上升沿之后的一个预定时段将所述数据输入状态及其反相状态传播到所述第一节点状态状态(401)和所述第二节点状态(402)，以及锁存器(420)，它在操作上耦合在所述第一网络配置(T1-T3)和所述第二网络配置(T2-T4)之间，并被配置为储存对应于所述数据状态的内部状态，用来生成持续某一连续时间的输出状态(Q)，直到所述时钟信号的下一上升沿为止。