嵌入式应用之超低电源产生器系统

摘要

一种用于可观地减少配置着Vbb(阵列本体偏压)及Vwl(负字线)电压产生器之记忆体电路中之电源消耗之系统及方法。该系统包括在睡眠或备用模式期间关闭该负WL产生器，致使没有电源被消耗。实施一放松之更新操作及由该 Vbb产生器供电该负WL。因该结合之Vbb-Vwl去耦合方案，故来自该BL摆动而耦合至该负WL供应器之杂讯系可减少。在该动作模式中，该Vbb及Vneg系分开以避免任何交错杂讯并维持设计弹性。在开机期间，该Vbb位准之跳跃式速率系由该Vwl产生器来改善。该优点可总结为：(1)较简单的Vbb产生器设计，(2)更小的Vbb产生器尺寸，(3)减少之Vbb电源，(4)没有来自Vwl产生器之备用电源，(5)在睡眠或备用模式期间Vwl位准具低去耦合杂讯，(6)在开机期间Vbb具强化之跳跃式速率，(7)在动作模式期间介于Vbb及Vwl之间没有交错杂讯，及(8)在动作模式中之Vbb及Vwl设计弹性。本发明之原理及优点可施用至不论正负之任何二或更多DC产生器系统。

主权项

1.一种用于一包括一记忆体单元之半导体基板阵列之记忆体装置之低电源电压供应系统,该系统包括:一负字线(Vw1)产生器系统,用以在其一输出端供应第一(字线低)电压来除去选择在一记忆体装置中之记忆体单元;一阵列本体偏压(Vbb)产生器系统,用以在其一输出端提供第二(逆偏压)电压来施偏压于一记忆体装置中之该基板阵列;及开关装置,用以在该记忆体装置之一或更多操作状态期间选择性连接该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出。2.如申请专利范围第1项之低电源电压供应系统,其中,在一用以导通该产生器系统之开机操作状态期间,该开关装置耦合该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出,以加速一用于该记忆体装置之开机处理。3.如申请专利范围第2项之低电源电压供应系统,其中,用以短路Vbb及Vw1产生器系统之该开关装置系在该开机时期制动,直到达到一Vw1目标电压位准。4.如申请专利范围第1项之低电源电压供应系统,其中,在一记忆体装置动作状态期间,该开关装置自动自该本体偏压(Vbb)产生器系统输出中去耦合该负字线(Vw1)产生器系统输出,用以致能个别之负字线(Vw1)产生器系统及本体偏压(Vbb)产生器系统操作。5.如申请专利范围第1项之低电源电压供应系统,其中,在一睡眠模式操作期间,该开关装置耦合该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出。6.如申请专利范围第5项之低电源电压供应系统,其中,在一睡眠模式操作期间,该负字线产生器系统系关闭以在该睡眠模式期间节省能量,该本体偏压产生器系统输出在该睡眠模式操作期间提供用于该记忆体装置之该Vw1电压。7.如申请专利范围第2项之低电源电压供应系统,其中,该Vbb及Vw1电压产生器在该开机状况期间呈现实质等同陡升倍数,直到达到该Vw1目标电压。8.如申请专利范围第1项之低电源电压供应系统,其中,该记忆体装置于一动作模式操作期间配置一更新,该Vw1电压产生器系统系打开以符合在该动作模式期间之高容量负载需求。9.如申请专利范围第1项之低电源电压供应系统,其中,该负字线(Vw1)产生器系统及该本体偏压(Vbb)产生器系统各包括一相对应限制器电路,一电荷泵电路及一用以产生用于供电每个相对产生器之该电荷泵来增加对应之Vw1及Vbb输出电压位准之振荡器电路,该Vbb产生器之限制器电路相对于该Vw1产生器要操作在一慢速下以节省能量。10.如申请专利范围第1项之低电源电压供应系统,其中,一用于该负字线(Vw1)产生器系统之振荡器之操作频率系快到大于一用于该本体偏压(Vbb)产生器系统之振荡器之操作频率。11.一种用于一半导体积体电路装置之低电源电压供应系统,包括:一用以在其一输出端供应一第一电压之第一电压产生器系统;一用以在其一输出端供应一第二电压之第二电压产生器系统;及开关装置,用以在一或更多操作状态期间选择性连接该第一电压产生器系统输出至第二电压产生器系统输出。12.如申请专利范围第11项之低电源电压供应系统,其中,该积体电路装置系一记忆体装置,该第一电压产生器系统包括一字线电压产生器系统。13.如申请专利范围第11项之低电源电压供应系统,其中,该积体电路装置系一记忆体装置,该第二电压产生器系统包括一本体偏压产生器系统。14.一种用以提供电压至一包括一记忆体单元之半导体基板阵列之记忆体装置之方法,该方法包括:a)在一负字线(Vw1)产生器系统之一输出端提供一第一(字线)电压以选择一记忆体装置中之记忆体单元;b)在一阵列本体偏压(Vbb)产生器系统之一输出端提供一第二(逆偏压)电压以加偏压于一记忆体装置中之该基板阵列;及c)在该记忆体装置之一或更多操作状态期间选择性连接该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出。15.如申请专利范围第14项之方法,其中,在一用以导通该产生器系统之开机操作状态期间,该步骤c)包含耦合该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出以加速一用于该记忆体装置之开机处理。16.如申请专利范围第15项之方法,进一步包含在该开机时期制动用以短路Vbb及Vw1产生器系统之该开关装置,直到达到一Vw1目标电压位准。17.如申请专利范围第14项之方法,其中,在一记忆体装置动作状态期间,该步骤c)包含自动自该本体偏压(Vbb)产生器系统输出中去耦合该负字线(Vw1)产生器系统输出,用以致能个别之负字线(Vw1)产生器系统及本体偏压(Vbb)产生器系统操作。18.如申请专利范围第14项之方法,其中,在一睡眠模式操作期间,该步骤c)包含耦合该负字线(Vw1)产生器系统输出至该本体偏压(Vbb)产生器系统输出。19.如申请专利范围第15项之方法,其中,在一睡眠模式操作期间,该步骤为终止操作该负字线产生器系统以在该睡眠模式期间节省能量,该本体偏压产生器系统输出在该睡眠模式操作期间提供用于该记忆体装置之该Vw1电压。20.如申请专利范围第15项之方法,其中,该Vbb及Vw1电压产生器在该开机状况期间呈现实质等同陡升倍数,直到达到该Vw1目标电压。21.如申请专利范围第14项之方法,其中,该记忆体装置于一动作模式操作期间配置一更新,其中,该步骤c)进一步包含该步骤为打开该Vw1电压产生器系统以符合在该动作模式期间之高容量负载需求。22.一种用以提供电压至一半导体积体电路装置之方法,包括下列步骤:a)在一第一电压产生器系统之一输出端供应一第一电压;b)在一第二电压产生器系统之一输出端供应一第二电压;c)在该记忆体装置之一或更多操作状态期间选择性连接该第一电压产生器系统之一输出至该第二电压产生器系统之一输出,用以减少在该操作状态期间之电源消耗。图式简单说明:图1说明一典型Vw1及Vbb电压产生器电路设计。图2系一根据本发明原理说明包含一具有不同操作状态之低电源负字线(Vw1或Vneg)产生器之改进低电源半导体记忆体晶片电压产生器系统。图3(a)系一说明用于一记忆体装置所配置之改进低电源半导体记忆体晶片电压产生器系统配置之详细方块图。图3(b)系一根据本发明说明用以连接该Vbb及Vw1电源供应产生器之开关电路之详细方块图。图4(a)系一说明在该开机模式之一模拟例期间该Vbb/Vw1输出电压波形图。图4(b)系一用在开机操作期间而导致图4(a)之模拟结果波形之信号之时序图。图5(a)系一说明在该动作模式之一模拟例期间之Vw1输出电压波形图。图5(b)系一用在动作模式操作期间导致图5(a)之模拟结果波形之信号之时序图。图6(a)系一说明在该睡眠及更新模式之一模拟例期间之Vbb/Vw1电压波形图。图6(b)系一用在睡眠及更新模式期间导致图6(a)之模拟结果波形之信号之时序图。