| 主权项 |
1.一种半导体装置,系具有:形成有配线图型,重叠般配置的多数基板;及至少任一上述基板所搭载之半导体晶片;上述配线图型,系具有由上述基板表面突出之弯曲部。2片以上之上述基板上设置之2个以上之上述弯曲部被重叠做电连接。2.如申请专利范围第1项之半导体装置,其中1个上述弯曲部之凸面,和其他另一个上述弯曲部之凹面系呈对向电连接。3.如申请专利范围第2项之半导体装置,其中上述1个弯曲部之上述凸面,系进入上述另一个弯曲部之凹面内侧。4.如申请专利范围第3项之半导体装置,其中在上述另一个弯曲部之凹面内侧填充有导电材料。5.如申请专利范围第1项之半导体装置,其中2个上述弯曲部之凸面系呈对向电连接。6.如申请专利范围第1至第5项中任一项之半导体装置,其中重叠电连接之上述2个以上之弯曲部,系呈略同一形状。7.如申请专利范围第1至第5项中任一项之半导体装置,其中在任一上述基板形成有贯通孔,至少1个上述弯曲部进入上述贯通孔,进入上述贯通孔之上述弯曲部,系由具上述贯通孔之上述基板上形成之上述配线图型构成。8.如申请专利范围第1至第5项中任一项之半导体装置,其中任一上述基板上,形成有贯通孔,不进入上述贯通孔而位于上述贯通孔上的至少1个上述弯曲部被形成,位于上述贯通孔上之上述弯曲部,系由具上述贯通孔之上述基板上形成之上述配线图型构成。9.如申请专利范围第7项之半导体装置,其中在上述贯通孔上重叠般,形成2个以上之上述弯曲部。10.如申请专利范围第8项之半导体装置,其中在上述贯通孔上重叠般,形成2个以上之上述弯曲部。11.如申请专利范围第7项之半导体装置,其中在任一上述基板形成有2个以上之上述贯通孔;在具上述2个以上贯通孔之上述基板上形成之上述配线图型,形成有2个以上之上述弯曲部;与1个上述贯通孔重叠般,形成1个上述弯曲部。12.如申请专利范围第8项之半导体装置,其中在任一上述基板形成有2个以上之上述贯通孔;在具上述2个以上贯通孔之上述基板上形成之上述配线图型,形成有2个以上之上述弯曲部;与1个上述贯通孔重叠般,形成1个上述弯曲部。13.一种电路基板,其特征为安装有申请专利范围第1至第5项中任一项之半导体装置者。14.一种电子机器,其特征为具有申请专利范围第1至第5项中任一项之半导体装置者。15.一种半导体装置之制造方法,系包含:形成有配线图型之多数基板中之至少1片上述基板搭载半导体晶片,令上述多数基板重叠般配置,将2片以上之上述基板电连接;上述配线图型,系具有由上述基板表面突出之弯曲部,令2片以上之上述基板上设置之2个以上之上述弯曲部重叠做电连接。16.如申请专利范围第15项之半导体装置之制造方法,其中令1个上述弯曲部之凸面,和其他另一个上述弯曲部之凹面呈对向进行电连接。17.如申请专利范围第16项之半导体装置之制造方法,其中令上述1个弯曲部之上述凸面,进入上述另一个弯曲部之凹面内侧。18.如申请专利范围第17项之半导体装置之制造方法,其中另包含在上述另一个弯曲部之凹面内侧填充导电材料。19.如申请专利范围第18项之半导体装置之制造方法,其中令2个上述弯曲部之凸面呈对向进行电连接。20.如申请专利范围第15至第19项中任一项之半导体装置之制造方法,其中对上述重叠之2个以上弯曲部,施加按压力及热之至少一方以进行电连接。图式简单说明:图1:本发明适用之第1实施形态之半导体装置之图。图2:本发明适用之第1实施形态之半导体装置之基板之图。图3:第1实施形态之变形例。图4:第1实施形态之变形例。图5:本发明适用之第1实施形态之半导体装置之制造方法之图。图6:本发明适用之第1实施形态之半导体装置之制造方法之图。图7A-7B:第1实施形态之变形例之半导体装置之制造方法之图。图8A-8B:第1实施形态之变形例之半导体装置之制造方法之图。图9A-9B:第1实施形态之变形例之半导体装置之制造方法之图。图10:第1实施形态之变形例之半导体装置之制造方法之图。图11:第1实施形态之变形例之半导体装置之制造方法之图。图12:本发明适用之第2实施形态之半导体装置之图。图13:本发明适用之第3实施形态之半导体装置之图。图14:本发明适用之第4实施形态之半导体装置之图。图15:本发明适用之第5实施形态之半导体装置之图。图16:本发明适用之第6实施形态之半导体装置之图。图17:本发明适用之实施形态之电路基板之图。图18:本发明适用之实施形态之电子机器之图。图19:本发明适用之实施形态之电子机器之图。 |
