| 主权项 |
1.一种半导体记忆元件,具有形成在半导体基板上之电晶体,和形成在电晶体的上层且电性连接到电晶体之电容器,该半导体记忆元件包含:单胞接点,其形成在覆盖电晶体的第一层间绝缘膜之上,且电性连接到电晶体;位元接点,其形成在提供在第一层间绝缘膜上方之第二层间绝缘膜之上,且电性连接到单胞接点;位元线,其形成在第二层间绝缘膜之上,而且连接到位元接点;电容器,其形成在覆盖位元线的第三层间绝缘膜之上电容器接点,其通过第三和第二层间绝缘膜形成,且使电容器和单胞接点之间连接;及侧壁,其对形成在位元线表面上之第二和第三层间绝缘膜具有蚀刻选择性。2.一种半导体记忆元件,具有形成在半导体基板上之电晶体,和形成在电晶体上层且电性连接到电晶体之电容器,该半导体记忆元件包含:单胞接点,其形成在覆盖电晶体的第一层间绝缘膜之上,且电性连接到电晶体;位元接点,其形成在提供在第一层间绝缘膜上方之第二层间绝缘膜之上,且电性连接到单胞接点;位元线,其形成在第二层间绝缘膜之上,且连接到位元接点;电容器,其形成在覆盖位元线的第三层间绝缘膜之上;及电容器接点,其通过第三和第二层间绝缘膜形成,且使电容器在单胞接点之间连接,其中电容器接点具有上端部分和下端部分,其中下端部分的直径小于上端部分的直径。3.如申请专利范围第1项或第2项之半导体记忆元件,其中位元接点具有通过第二层间绝缘膜之窗口,及位元线系通过该窗口连接到单胞接点。4.如申请专利范围第1项或第2项之半导体记忆元件,还包含:电容器形成在其中之第四层间绝缘膜;覆盖电容器之第五层间绝缘膜;形成在第五层间绝缘膜之上之金属导线;及形成在第五和第三层间绝缘膜之上,使金属导线之间造成电性连接之金属接点。5.一种半导体记忆元件,具有形成在半导体基板上之电晶体,和形成在电晶体上层且电性连接到电晶体之电容器,该半导体记忆元件,包含:在用以使电晶体和电容器之间造成连接之接点孔洞中延伸之电容器。6.一种半导体记忆元件,具有形成在半导体基板上之电晶体,和形成在电晶体上层且电性连接到电晶体之电容器,该半导体记忆元件,包含:单胞接点,其形成在覆盖电晶体的第一层间绝缘膜之上,且电性连接到电晶体;位元接点,其形成在提供在第一层间绝缘膜上方之第二层间绝缘膜之上,且电性连接到单胞接点;位元线,其形成在第二层间绝缘膜之上,且连接到位元接点;及电容器,其形成在提供第四层间绝缘膜中的凹陷部分之中,其中第四层间绝缘膜系形成在覆盖位元线的第三层间绝缘膜之上;其中部分的电容器,在通过位于电容器和单胞接点之间之第三和第二层间绝缘膜所形成的接点孔洞之中延伸,及该延伸之部分电性连接到单胞接点。7.如申请专利范围第6项之半导体记忆元件,其中形成在第四层间绝缘膜之中之凹陷部分和通过第三与第二层间绝缘膜所形成之接点孔洞,系彼此相通的,及电容器系由沿着凹陷部分和接点孔洞内表面堆叠之下电极,电容器绝缘膜,和上电极所完成之层结构而建构的,其中下电极电性连接到单胞接点。8.如申请专利范围第6项之半导体记忆元件,还包含:覆盖电容器之第五层间绝缘膜;形成在第五层间绝缘膜之上之金属导线;及从第五层间绝缘膜形成到第二层间绝缘膜之金属接点,其中金属导线和单胞接点依据第五层间绝缘膜,金属导线和金属接点,彼此相互电性连接。图式简单说明:第1图为当作本发明第一优选实施例之半导体记忆元件的横截面图;第2图为用以说明第一优选实施例之半导体记忆元件制程的第一步骤之横截面图;第3图为用以说明第一优选实施例之半导体记忆元件制程的第二步骤之横截面图;第4图为用以说明第一优选实施例之半导体记忆元件制程的第三步骤之横截面图;第5图为用以说明第一优选实施例之半导体记忆元件制程的第四步骤之横截面图;第6图为用以说明第一优选实施例之半导体记忆元件制程的第五步骤之横截面图;第7图为用以说明第一优选实施例之半导体记忆元件制程的第六步骤之横截面图;第8图为用以说明第一优选实施例之半导体记忆元件制程的第七步骤之横截面图;第9图为用以说明第一优选实施例之半导体记忆元件制程的第八步骤之横截面图;第10图为用以说明第一优选实施例之半导体记忆元件制程的第九步骤之横截面图;第11图为第一优选实施例之修正例的半导体记忆元件之横截面图;第12图为第一优选实施例之另一修正例的半导体记忆元件之横截面图;第13图为当作本发明第二优选实施例之半导体记忆元件的横截面图;第14图为用以说明第二优选实施例之半导体记忆元件制程的第一步骤之横截面图;第15图为用以说明第二优选实施例之半导体记忆元件制程的第二步骤之横截面图;第16图为用以说明第二优选实施例之半导体记忆元件制程的第三步骤之横截面图;第17图为用以说明第二优选实施例之半导体记忆元件制程的第四步骤之横截面图;第18图为传统半导体记忆元件其中之一之横截面图;及第19图为另一个传统记忆元件之横截面图。 |
