发明名称 沟渠电容器,记忆单元,制造一沟渠电容器之方法及制造一记忆单元之方法
摘要 本发明揭示一种用于DRAM记忆单元之沟渠电容器及其制造方法。根据本发明,沟渠电容器包含下电容电极 (10)、储存电介质(12)与上电容电极(18),该等构件至少有一部份置于沟渠(5)中。位于下沟渠区域之下电容电极(10)邻接至沟渠壁,而上沟渠区域有一间隔层(9)连接至沟渠壁且是由绝缘物质所构成,且上电极(18)至少由两层(13、14、15)组成,其中至少一层是金属,但是组成上电极的两层之下层不可以是矽化钨而上层不可以是掺杂之多晶矽。在每种情况中上电极所包含之各层(13、14、15)沿沟渠壁与沟渠(5)底部往上至少延伸至间隔层(9)之上缘。
申请公布号 TW548837 申请公布日期 2003.08.21
申请号 TW091103605 申请日期 2002.02.27
申请人 亿恒科技公司 发明人 德克 休曼;本哈德 赛尔;安纳堤 赛恩格
分类号 H01L27/108 主分类号 H01L27/108
代理机构 代理人 陈长文 台北市松山区敦化北路二○一号七楼
主权项 1.一种用于DRAM记忆单元之沟渠电容器,其具有一下电容电极(10.40)、一储存电介质(12.52)与一上电容电极(18.58),该等构件之配置至少需有一部分处于一沟渠内(5.45),在下沟渠区域内的该下电容电极(10.50)邻接一沟渠壁,其中该上沟渠区域有一间隔层(9.49)与一沟渠壁连接且由一绝缘物质所组成,并且该上电极(18.58)由至少两层(13.14.15;53.54.55)所组成,其中至少一层是金属,但是上电极两层中之下层不是由钨矽化物、钨、氮化钨、钌、钌氧化物、铱或铱氧化物所构成,而两层中之上层不是由掺杂之多晶矽所组成,其特征在于在每种情况中该上电极中之该层(13.14.15;53.54.55)会沿着该沟渠(5.45)壁与底部延伸至该间隔层(9.49)之上缘。2.如申请专利范围第1项之沟渠电容器,其特征在于在半导体基板(1.41)上形成该沟渠(5.45)。3.如申请专利范围第2项之沟渠电容器,其特征在于该半导体基板为一矽基板(1)。4.如申请专利范围第2项之沟渠电容器,其特征在于该半导体基板为一SOI基板(41)。5.如申请专利范围第3项之沟渠电容器,其特征在于该间隔层(9)与基板表面平行方向的厚度是15至25 nm。6.如申请专利范围第4项之沟渠电容器,其特征在于该间隔层(49)与基板表面平行方向的厚度是3至7 nm。7.如申请专利范围第1至6项中任一项之沟渠电容器,其特征在于该间隔层(9.49)配置于沟渠(5.54)中之上三至上五层,并且其延伸距离不超越该基板表面。8.如申请专利范围第1至6项任一项之沟渠电容器,其特征在于该金属层(14.54)包含金属之矽化物、氮化物、碳化物或矽/氮化物。9.如申请专利范围第8项之沟渠电容器,其特征在于该金属可选自钨、钛、钼、钽、钴、镍、铌、铂、钯与稀土金属。10.如申请专利范围第9项之沟渠电容器,其特征在于该上电容电极(18.58)由一第一多晶矽层(13.53)、一金属矽化物层(14.54)及一第二多晶矽层(15.55)所组成。11.一种制造使用于DRAM记忆单元之沟渠电容器的方法,该方法包含以下步骤:-于一基板(1.41)上界定一沟渠(5.45);-于上沟渠区域形成一由绝缘物质所构成之间隔层(9.49);-接着形成一下电容电极(10.50),该下电容电极在下沟渠区域内连接一沟渠壁、形成一储存电介质(12.52)并形成一上电容电极(18.58),该上电容电极至少由两层(13.14.15;53.54.55)组成而沿沟渠底部及沟渠壁延伸,且其中至少一层是金属,但是组成该上电极(18.58)之两层之下层不可以是矽化钨、钨、氮化钨、钌、氧化钌、铱或氧化铱并且上层不可是掺杂之多晶矽,而该两电容器电极(10.18;50.58)与该储存电介质(12.52)至少须有一部分处于该沟渠内。12.如申请专利范围第11项之方法,其特征在于该沟渠形成于半导体基板上(1.41)。13.如申请专利范围第12项之方法,其特征在于该半导体基板为一矽基板(1)。14.如申请专利范围第12项之方法,其特征在于该半导体基板为一SOI基板(41)。15.如申请专利范围第13项之方法,其特征在于该间隔层(9)与基板表面平行方向之厚度为15至25 nm。16.如申请专利范围第14项之方法,其特征在于该间隔层(49)与基板表面平行方向之厚度为3至7 nm。17.如申请专利范围第11至16项任一项之方法,其特征在于该间隔层(9.49)置于沟渠内之上三至上五层,且连接基板表面部分之间隔层(9.49)会在上电容电极(18.58)形成后被移除。18.如申请专利范围第11至16项任一项之方法,其特征在于该金属层(14.54)由金属之矽化物、氮化物、碳化物或矽/氮化物所组成。19.如申请专利范围第18项之方法,其特征在于该金属可选自钨、钛、钼、钽、钴、镍、铂、铌、钯与稀土金属。20.如申请专利范围第19项之方法,其特征在于该上电容电极(18.58)由一第一多晶矽层(13.53)、一金属矽化物层(14.54)与一第二多晶矽层(15.55)所组成。21.一种记忆单元,具有如申请专利范围第1至10项任一项之沟渠电容器以及一选择电晶体,该电晶体包含一源极、一汲极(19.59)、一闸极(20.60)与一导电通道,而该上电容电极(18.58)与源极或汲极(19.59)电性连接。22.一种制造记忆单元之方法,其使用如申请专利范围第11至20项中任一项之沟渠电容器的方法步骤,以及形成一源极、一汲极(19.59)一闸极(20.60)与一导电通道之步骤,以制作该选择电晶体,该上电容电极(18.58)电性连接至该源极或汲极(19.59)。图式简单说明:图1至7显示根据本发明之第一具体实施例,其包含制造记忆单元中沟渠电容器的所有步骤;图8至12显示根据本发明之第二具体实施例,其包含制造记忆单元中沟渠电容器的步骤;图13显示8F2单元构造之设计。
地址 德国