| 主权项 |
1.一种具有自适应输出驱动器的半导体记忆体装置,包含:一产生控制信号俾可控制自适应输出驱动器的电压准位的控制构件;一产生用以与自适应输出驱动器的电压准位比较的参考电压的资料遮蔽缓冲构件;一具有强度回应由移位暂存器构件提供的控制信号而改变的自适应输出驱动器;及一比较参考电压与自适应输出驱动器的电压准位以产生一信号决定是否进行移位暂存器构件的移位操作的比较构件。2.如申请专利范围第1项的半导体记忆体装置,其中控制构件包括移位暂存器构件,其中移位暂存器构件系藉移行输入信号产生控制信号。3.如申请专利范围第2项的半导体记忆体装置,其中自适应输出驱动器包括:复数个拉上驱动半导体记忆体装置输出端子以回应移位暂存器构件的控制信号及预驱动器的控制信号的拉上电晶体;以及复数个连接至复数个并联拉上电晶体供拉下驱动输出端子以回应移位暂存器构件的控制信号及前置驱动器的控制信号的拉下电晶体。4.如申请专利范围第3项的半导体记忆体装置,其中复数个拉上电晶体基本上由4个PMOS电晶体所组成,其被打开或关闭以回应移位暂存器构件的控制信号。5.如申请专利范围第4项的半导体记忆体装置,其中在4个PMOS电晶体中,将被打开的电晶体的数目依据比较构件的比较结果而增加。6.如申请专利范围第3项的半导体记忆体装置,其中复数个拉下电晶体基本上由4个NMOS电晶体所组成,其被打开或关闭以回应移位暂存器构件的控制信号。7.如申请专利范围第6项的半导体记忆体装置,其中在4个NMOS电晶体中,欲打开的电晶体的数目依据比较构件的比较结果而增加。8.如申请专利范围第3项的半导体记忆体装置,其中移位暂存器构件包含:一接收产生在比较构件的信号以产生控制复数个拉上电晶体的控制信号的拉上移位暂存器;以及一接收产生在比较构件的信号以产生控制复数个拉下电晶体的控制信号的拉下移位暂存器。9.如申请专利范围第2项的半导体记忆体装置,其中资料遮蔽缓冲构件包括一由复数个互相串联的PMOS电晶体制成的PMOS电晶体群组以及复数个互相串联的NMOS电晶体组成的NMOS电晶体群组,其中PMOS电晶体群组及NMOS电晶体群组系互相串联、垂直及对称地接附而连接PMOS电晶体群组及NMOS电晶体群组的节点接复制端接电压Vtt节点。10.如申请专利范围第9项的半导体记忆体装置,其中PMOS电晶体群组及NMOS电晶体群组分别含有3个PMOS电晶体及3个NMOS电晶体。11.如申请专利范围第9项的半导体记忆体装置,其中电阻器连接在包含于PMOS电晶体群组内部分PMOS电晶体的各电晶体的闸极与汲极之间以及电阻器连接在包含于NMOS电晶体群组内部分NMOS电晶体的各电晶体的闸极与汲极之间。图式简单说明:图1A提供一先行三状态CMOS输出驱动器的概略图;图1B显示一先行输出驱动器的内信号的波形;图2A为一根据本发明自适应输出驱动器的方块图;图2B为一显示图2A比较器的比较操作的视图;图3说明一种根据本发明在资料遮蔽销内虚拟输出驱动器的改良概略图;图4例示根据图3中Vrefn与Vtt的温度及电压变化的模拟结果;图5表示根据本发明之一具体例的第一输出驱动器的概略图;图6表示根据本发明之一具体例的第二输出驱动器的概略图;及图7显示一根据本发明之内信号的定时图。 |
