| 主权项 |
1.一种资料缓冲器电路,包含:第一与第二驱动器电路,可操作来分别将其输出拉升与压降至个别的第一与第二电压以回应第一与第二资料信号;一输出电路,包含连接在一输出节点上的第一与第二电晶体,并且可操作来分别将输出节点拉升与压降至个别的第三与第四电压,以回应个别的第一与第二驱动器电路输出;以及一转换补偿电路,可操作来控制输出电路转换的输出节点上之相对速率至第一与第二电压,以回应转换率控制信号。2.如申请专利范围第1项之资料缓冲器电路,其中该转换补偿电路包含:一驱动器电路,与该第一与第二驱动器电路之一的输入串联耦合;以及一偏压控制电路,耦合至该驱动器电路的电源供应输入,并可操作来改变该电源供应输入与一电源供应节点之间的阻抗,以回应该转换率控制信号。3.如申请专利范围第2项之资料缓冲器电路,其中该驱动器电路包含一反相器。4.如申请专利范围第2项之资料缓冲器电路,其中该偏压控制电路包含:一分压器网路,耦合于该驱动器电路的电源供应输入与该电源供应节点之间;一电晶体,耦合于该分压器网路的节点与该电源供应节点之间,该电晶体具有一用来接收该控制信号的控制端。5.如申请专利范围第2项之资料缓冲器电路,其中该转换补偿电路进一步包含一选择阻抗减少电路,可操作来选择性提供与至少输出电路的该第一与第二电晶体之一并联的阻抗,以回应该控制信号。6.如申请专利范围第5项之资料缓冲器电路,其中该选择阻抗减少电路包含:第三与第四电晶体,与至少该输出电路的第一与第二电晶体之一并联;第一与第二驱动电路,用于驱动该第三与第四电晶体的个别控制端,以回应该控制信号以及个别的锁定资料信号之一。7.如申请专利范围第1项之资料缓冲器电路,其中该转换补偿电路包含一选择阻抗减少电路,可操作来选择性提供与至少输出电路的该第一与第二电晶体之一并联的阻抗,以回应该控制信号。8.如申请专利范围第7项之资料缓冲器电路,其中该选择阻抗减少电路包含:第三与第四电晶体,与至少该输出电路的第一与第二电晶体之一并联;第一与第二驱动电路,用于驱动该第三与第四电晶体的个别控制端,以回应该控制信号以及个别的锁定资料信号之一。9.如申请专利范围第1项之资料缓冲器电路,进一步包含一转换率控制信号产生电路,可操作来产生该转换率控制信号。10.如申请专利范围第9项之资料缓冲器电路,其中该转换率控制信号产生电路可操作来产生回应第一与第二电压之一与参考电压之比较状态的转换率控制信号。11.如申请专利范围第9项之资料缓冲器电路,其中该转换率控制信号产生电路包含一保险丝,并且可操作来产生回应该保险丝状态的转换率控制信号。12.如申请专利范围第1项之资料缓冲器电路,其中将产生该转换率控制信号以回应一功率提升信号。13.如申请专利范围第1项之资料缓冲器电路,进一步包含一锁定该第一与第二资料信号的闩锁电路。14.一种资料输出缓冲器,包含:一第一输出电路,用于输出一拉升到一第一电压或压降到一第二电压,以回应一第一输入信号的第一输出信号;一第二输出电路,用于输出一拉升到一第三电压或压降到一第四电压,以回应该第一输出信号的第二输出信号;一压降电路,用于压降一输出端到该第四电压,以回应该第二输出信号;以及一电压感应电路,用于感应该第三电压低于该第一电压,并且输出一控制信号;以及其中该第一输出电路受到该控制信号的控制。15.如申请专利范围第14项之资料输出缓冲器,进一步包含:一第三输出电路,用于输出一拉升到该第三电压或压降到该第四电压,以回应该第二输入信号的第三输出信号;以及一拉升电路,用于拉升该输出端到该第三电压,以回应该第三输出信号。16.如申请专利范围第15项之资料输出缓冲器,其中该电压感应电路会将该输出端电压拉升至该第三电压的转换时间与该输出端电压压降至该第四电压的转换时间等化。17.如申请专利范围第14项之资料输出缓冲器,其中该电压感应电路包含一电压比较电路,用于将该第三电压与一预定的参考电压做比较,并输出该控制信号。18.如申请专利范围第17项之资料输出缓冲器,其中该电压比较电路包含:一比较电路,用于将该第三电压与该预定的参考电压做比较;以及一逻辑电路,用于输出该控制信号以回应该比较电路的一输出信号或一功率提升信号。19.如申请专利范围第14项之资料输出缓冲器,其中该控制信号产生于一模式暂存器集合内。20.如申请专利范围第18项之资料输出缓冲器,其中该控制信号为该比较电路的输出信号,其中该第三电压会与该预定的参考电压做比较并输出比较结果。21.如申请专利范围第20项之资料输出缓冲器,其中该预定的参考电压由该第一电压与第二电压的平均电压所产生。22.如申请专利范围第18项之资料输出缓冲器,其中该第一输出电路包含:一逻辑电路,用于接收该第一输入信号;一切换电路,连接于该逻辑电路的一第一端与该第二电压之间,用于操作回应该控制信号;以及一电阻器,连接于该第一端与该第二电压之间。23.如申请专利范围第14项之资料输出缓冲器,其中该控制信号由切断一预定逻辑电路内的一保险丝来产生。24.一种资料输出缓冲器,包含:一第一输出电路,用于输出一具有一第一电压或第二电压位准,以回应一第一输入信号的第一输出信号;一第二输出电路,用于输出一具有一第三电压或第四电压位准,以回应该第一输出信号的第二输出信号;一第一压降电路,用于压降一轮出端到该第四电压,以回应该第二输出信号;一电压感应电路,用于感应该第三电压低于该第一电压,并且输出一控制信号;以及一第二压降电路,用于压降该输出端到该第四电压,以回应该控制信号或该第一输出信号。25.如申请专利范围第24项之资料输出缓冲器,进一步包含:一第三输出电路,用于输出一具有该第三电压或第四电压位准,以回应该第二输入信号的第三输出信号;一第一拉升电路,用于拉升该输出端到该第三电压,以回应该第三输出信号;以及一第二拉升电路,用于拉升该输出端到该第三电压,以回应该控制信号或该第二输入信号。26.如申请专利范围第25项之资料输出缓冲器,其中该电压感应电路会以该输出端电压拉升至该第三电压的转换时间将该输出端电压压降至该第四电压的转换时间等化。27.如申请专利范围第25项之资料输出缓冲器,其中该第二压降电路会减少将该输出端电压压降至该第四电压的时间,并且该第二拉升电路会减少将该输出端电压拉升至该第三电压的时间。28.如申请专利范围第24项之资料输出缓冲器,其中该第一输出电路包含:一逻辑电路,用于接收该第一输入信号;一切换电路,连接于该逻辑电路的一第一端与该第二电压之间,用于操作回应该控制信号;以及一电阻器,连接于该第一端与该第二电压之间。29.如申请专利范围第28项之资料输出缓冲器,其中该切换电路的"启动"电阻低于该电阻器的电阻。30.如申请专利范围第24项之资料输出缓冲器,其中该控制信号产生于一模式暂存器集合内。31.如申请专利范围第24项之资料输出缓冲器,其中该控制信号为该比较电路的输出信号,其中该第三电压会与一预定的参考电压做比较并输出比较结果。32.如申请专利范围第31项之资料输出缓冲器,其中该预定的参考电压由该第一电压与第二电压的平均电压所产生。33.如申请专利范围第31项之资料输出缓冲器,其中该电压感应电路进一步包含一用于回应该比较电路的一输出信号或一功率提升信号之逻辑电路。34.如申请专利范围第24项之资料输出缓冲器,其中该控制信号由切断一预定逻辑电路内的一保险丝来产生。35.一种资料输出缓冲器,包含:一第一逻辑电路,用于输出一具有一第一电压或第二电压位准,以回应一输入信号的第一输出信号;一第二逻辑电路,用于输出一具有一第三电压或第四电压位准,以回应该第一输出信号的第二输出信号;一驱动电路,用于将一输出端的电压驱动至该第三电压位准或第四电压位准,以回应该第二输出信号;以及一电压感应电路,用于输出一控制信号,如此该输出端电压拉升至该第三电压的时间会等化于该输出端电压压降至该第四电压的时间。36.如申请专利范围第35项之资料输出缓冲器,其中该电压感应电路包含:一比较电路,用于将该第三电压与预定的参考电压做比较;以及一逻辑电路,用于回应该比较电路的一输出信号或一功率提升信号。37.如申请专利范围第35项之资料输出缓冲器,其中该第一逻辑电路包含:一或多闩锁电路,用于锁定该输入信号;一逻辑电路,用于驱动该闩锁电路的一输出信号;一切换电路,连接于该逻辑电路的一第一端与该第二电压之间,用于操作回应该控制信号;以及一电阻器,连接于该第一端与该第二电压之间。38.如申请专利范围第37项之资料输出缓冲器,其中该切换电路的"启动"电阻低于该电阻器的电阻。39.如申请专利范围第37项之资料输出缓冲器,其中该第二逻辑电路包含:一第一电晶体,用于接收该输入信号;以及一第二电晶体,用于接收该逻辑电路的输出信号;以及其中该第一电晶体的输出信号利用驱动该驱动电路,将该驱动电路输出端的电压拉升至该第二电压,并且该第二电晶体的输出信号利用驱动该驱动电路,将该驱动电路输出端的电压降低至该第四电压。40.如申请专利范围第35项之资料输出缓冲器,进一步包含:一辅助拉升电路,用于拉升该输出端到该第三电压,以回应该控制信号或该第一输出信号;以及一辅助压降电路,用于降低该输出端到该第四电压,以回应该控制信号或该第一输出信号。图式简单说明:图1为传统资料输出缓冲器的电路图。图2A说明在图1的第一电压VDDP与图1的第三电压VDDQ相同之案例中,图1的传统资料输出缓冲器输出端之输出波形。图2B说明在图1的第一电压VDDP与图1的第三电压VDDQ不同之案例中,图1的资料输出缓冲器输出端之输出波形。图3为根据本发明某些具体实施例的资料输出缓冲器之电路图。图4为根据本发明其他具体实施例的资料输出缓冲器之电路图。图5为说明根据本发明进一步具体实施例的电压感应电路之电路图。图6为说明根据本发明其他具体实施例的电压感应电路之电路图。图7A说明传统资料输出缓冲器的输出波形。图7B说明根据本发明某些具体实施例的资料输出缓冲器之某些输出波形。 |
