发明名称 使用于多执行緖平行处理器架构之微程式引擎的快速写入指令
摘要 一种运作处理器的方法,包括接收资料于具有处理执行绪编号的处理执行绪中以及移位该资料进入相对应该处理执行绪编号的暂存器。
申请公布号 TW548584 申请公布日期 2003.08.21
申请号 TW089117911 申请日期 2000.10.18
申请人 英特尔公司 发明人 吉尔柏特 沃而李奇;马休 J 艾迪列特;威廉 惠勒;黛博拉 伯恩斯坦;唐诺 胡珀
分类号 G06F7/38 主分类号 G06F7/38
代理机构 代理人 洪澄文 台北市大安区信义路四段二七九号三楼
主权项 1.一种运作处理器的方法,包括:接收资料于具有处理执行緖编号的处理执行緖中;以及载入资料进入具有相对应该处理执行緖编号的暂存器位址的暂存器。2.如申请专利范围第1项所述之方法,其中该暂存器是控制与状态暂存器(CSR)。3.如申请专利范围第2项所述之方法,其中该控制与状态暂存器是被包含于64-位元宽度先入先出(FIFO)滙流排中。4.如申请专利范围第3项所述之方法,其中该FIFO滙流排界面至媒体存取控制器(MAC)装置。5.如申请专利范围第1项所述之方法,其中该资料代表十六进位标记0至十六进位标记0x3FF的数値。6.如申请专利范围第1项所述之方法,其中该处理执行緖代表在多执行緖处理器的微程式引擎中的处理。7.如申请专利范围第1项所述之方法,其中位移包括:移位该资料的第一部份等于该处理执行緖编号的数量;以及移位该资料的第二部份记入中断点(BP)暂存器2至BP暂存器0。8.如申请专利范围第1项所述之方法,其中接收该资料进一步地包括接收记号。9.如申请专利范围第8项所述之方法,其中该记号代表优先合格者。10.如申请专利范围第8项所述之方法,其中该记号是32-位元字组。11.如申请专利范围第10项所述之方法,其中记号格式包括:OV栏位,在位元31中;微程式引擎(UENG)ADDR栏位,在位元30:28中;保留栏位,在位元27:16中;OV栏位,在位元15中;快速写入资料(fast write data)栏位,在位元14:5中;保留栏位,在位元4:3中;OV栏位,在位元2中;以及CTX栏位,在位元1:0中。12.如申请专利范围第11项所述之方法,其中假如位元31被设定,微程式引擎位址优先于预设的微程式引擎位址。13.如申请专利范围第11项所述之方法,其中位元30:28指定关联于控制与状态暂存器(CSR)的微程式引擎。14.如申请专利范围第11项所述之方法,其中当读取时,位元27:16传回0。15.如申请专利范围第11项所述之方法,其中假如位元15被设定,微程式引擎位址优先于预设的微程式引擎位址。16.如申请专利范围第11项所述之方法,其中位元14:5代表被写入至控制与状态暂存器(CSR)的有效资料。17.如申请专利范围第11项所述之方法,其中当读取时,位元4:3传回0。18.如申请专利范围第11项所述之方法,其中假如位元2被设定,内容(CTX)栏位优先于预设的内容。19.如申请专利范围第11项所述之方法,其中位元1:0指定关联于控制与状态暂存器(CSR)参考的内容。20.一种电脑程式产品,放置于电脑可读媒体上,该程式包括指令,其用于导致电脑:接收资料于具有处理执行緖编号的处理执行緖中;以及载入资料进入具有相对应该处理执行緖编号的暂存器。21.如申请专利范围第20项所述之电脑程式产品,其中该暂存器栏位是控制与状态暂存器(CSR)。22.如申请专利范围第21项所述之电脑程式产品,其中该控制与状态暂存器是被包含于64-位元宽度先入先出(FIFO)滙流排中。23.如申请专利范围第22项所述之电脑程式产品,其中该FIFO滙流排界面至媒体存取控制器(MAC)装置。24.如申请专利范围第20项所述之电脑程式产品,其中该资料代表十六进位标记0至十六进位标记0x3FF的数値。25.如申请专利范围第20项所述之电脑程式产品,其中该处理执行緖代表在多执行緖处理器的微程式引擎中的处理。26.如申请专利范围第20项所述之电脑程式产品,其中进一步地包括指令,用于导致电脑:移位该资料的第一部份等于该处理执行緖编号的数量;以及移位该资料的第二部份记入中断点(BP)暂存器2至BP暂存器0。27.如申请专利范围第20项所述之电脑程式产品,其中进一步地包括用于导致电脑接收记号的指令。28.如申请专利范围第27项所述之电脑程式产品,其中该记号代表优先合格者。29.如申请专利范围第27项所述之电脑程式产品,其中该记号是32-位元字组。30.如申请专利范围第27项所述之电脑程式产品,其中记号格式包括:OV栏位,在位元31中;微程式引擎(UENG)ADDR栏位,在位元30:28中;保留栏位,在位元27:16中;OV栏位,在位元15中;快速写入资料(fast write data)栏位,在位元14:5中:保留栏位,在位元4:3中;OV栏位,在位元2中;以及CTX栏位,在位元1:0中。31.如申请专利范围第30项所述之电脑程式产品,其中假如位元31被设定,微程式引擎位址优先于预设的微程式引擎位址。32.如申请专利范围第30项所述之电脑程式产品,其中位元30:28指定关联于控制与状态暂存器(CSR)的微程式引擎。33.如申请专利范围第30项所述之电脑程式产品,其中当读取时,位元27:16传回0。34.如申请专利范围第30项所述之电脑程式产品,其中假如位元15被设定,微程式引擎位址优先于预设的微程式引擎位址。35.如申请专利范围第30项所述之电脑程式产品,其中位元14:5代表被写入至控制与状态暂存器(CSR)的有效资料。36.如申请专利范围第30项所述之电脑程式产品,其中当读取时,位元4:3传回0。37.如申请专利范围第30项所述之电脑程式产品,其中假如位元2被设定,内容(CTX)栏位优先于预设的内容。38.如申请专利范围第30项所述之电脑程式产品,其中位元1:0指定关联于控制与状态暂存器(CSR)参考的内容。图式简单说明:第1图系使用运用硬体的多执行緖处理器之通讯系统的方块图。第2图、第2-1图及第2-2图系第1图的运用硬体的多执行緖处理器的详细方块图。第3图系使用于第1图与第2图的运用硬体的多执行緖处理器中的微程式引擎功能单元的方块图。第4图系第3图的微程式引擎中的管线的方块图。第5图系显示用于算术逻辑单元指令结果的格式的方块图。
地址 美国