| 主权项 |
1.一种用于一磁性随机存取记忆体(MRAM)阵列之参考电路,包含:至少一磁性随机存取记忆体储存单元,其具有一逻辑"1"储存于其内;及至少一磁性随机存取记忆体储存单元,其具有一逻辑"0"储存于其内且耦合于逻辑"1"磁性随机存取记忆体储存单元,其中参考电路适可供给一参考电流于磁性随机存取记忆体阵列之一侦测放大器,以决定阵列内之磁性随机存取记忆体单元之逻辑状态。2.如申请专利范围第1项之参考电路,其中一通过逻辑"1"磁性随机存取记忆体储存单元之电流等于i1,一通过逻辑"0"磁性随机存取记忆体储存单元之电流等于i0,及参考电流大约等于1/2(i1+i0)。3.如申请专利范围第2项之参考电路,包含一逻辑"1"磁性随机存取记忆体储存单元及一逻辑"0"磁性随机存取记忆体储存单元,其中逻辑"1"及逻辑"0"磁性随机存取记忆体储存单元系并联,其中并联储存单元之一端可耦合于一参考电压且等于磁性随机存取记忆体阵列之一半参考电压,及其中并联储存单元之另一端可耦合于磁性随机存取记忆体阵列之侦测放大器。4.如申请专利范围第2项之参考电路,包含:二耦合串联之逻辑"1"储存单元;二耦合串联之逻辑"0"储存单元,二串联之逻辑"0"储存单元系耦合并联于二串联之逻辑"1"储存单元,其中并联储存单元之一端系耦合于一参考电压且等于磁性随机存取记忆体阵列之一参考电压,及其中并联储存单元之另一端可耦合于磁性随机存取记忆体阵列之侦测放大器。5.如申请专利范围第1项之参考电路,其中参考电路储存单元系磁性随机存取记忆体阵列之一部分。6.如申请专利范围第1项之参考电路,其中参考电路储存单元系一磁性随机存取记忆体阵列之一部分,且不同于产生参考电流之磁性随机存取记忆体阵列。7.一种用于一磁性随机存取记忆体(MRAM)阵列之参考电路,包含:一第一逻辑"1"储存单元,其具有一第一端及一第二端;一第二逻辑"1"储存单元,其具有一第一端及一第二端,第二逻辑"1"储存单元系以第一端耦合串联于第一逻辑"1"储存单元之第二端;一第一逻辑"0"储存单元,其具有一第一端及一第二端,第一逻辑"0"储存单元系以第一端耦合于第一逻辑"1"储存单元之第一端;及一第二逻辑"0"储存单元,其具有一第一端及一第二端,第二逻辑"0"储存单元系以第一端耦合串联于第一逻辑"0"储存单元之第二端,第二逻辑"0"储存单元之第二端耦合于第二逻辑"1"储存单元之第二端,其中参考电路适可供给一参考电流于磁性随机存取记忆体阵列之一侦测放大器,以决定阵列内之磁性随机存取记忆体单元之逻辑状态。8.如申请专利范围第7项之参考电路,其中一通过第一及第二逻辑"1"磁性随机存取记忆体储存单元之电流等于i1,一通过第一及第二逻辑"0"磁性随机存取记忆体储存单元之电流等于i0,及参考电流大约等于1/2(i1+i0)。9.如申请专利范围第8项之参考电路,其中第二逻辑"1"磁性随机存取记忆体储存单元之第二端及第二逻辑"0"磁性随机存取记忆体储存单元之第二端系耦合于一参考电压且等于磁性随机存取记忆体阵列之半参考电压,及其中第一逻辑"1"磁性随机存取记忆体储存单元之第一端及第一逻辑"0"磁性随机存取记忆体储存单元之第一端可耦合于磁性随机存取记忆体阵列之侦测放大器。10.如申请专利范围第9项之参考电路,其中参考电路储存单元系磁性随机存取记忆体阵列之一部分。11.如申请专利范围第9项之参考电路,其中参考电路储存单元系一磁性随机存取记忆体阵列之一部分,且不同于产生参考电流之磁性随机存取记忆体阵列。12.一种产生一参考电流于磁性随机存取记忆体(MRAM)装置之一侦测放大器之方法,该磁性随机存取记忆体装置包含复数储存单元配置成一阵列,各储存单元包含一逻辑状态,其包含:供给一参考电流,其中参考电流系通过至少一逻辑"1"磁性随机存取记忆体储存单元与至少一逻辑"0"磁性随机存取记忆体储存单元之电流之函数,其中阵列内之磁性随机存取记忆体储存单元之逻辑状态可藉由比较磁性随机存取记忆体储存单元之电流与参考电流而决定。13.如申请专利范围第12项之方法,其中参考电流包含通过至少一逻辑"1"磁性随机存取记忆体储存单元之电流之一半及通过至少一逻辑"0"磁性随机存取记忆体储存单元之电流之一半。14.如申请专利范围第12项之方法,其中供给一参考电流包含:将一具有一逻辑"1"储存于其内之磁性随机存取记忆体储存单元之一第一端耦合于侦测放大器;将一具有一逻辑"0"储存于其内之磁性随机存取记忆体储存单元之一第一端耦合于逻辑"1"磁性随机存取记忆体储存单元之第一端及侦测放大器;及将逻辑"1"及逻辑"1"磁性随机存取记忆体储存单元之第二端耦合于一参考电压。15.如申请专利范围第14项之方法,其中参考电压系等于磁性随机存取记忆体阵列之一参考电压之一半。16.如申请专利范围第14项之方法,其中参考电路储存单元系磁性随机存取记忆体阵列之一部分。17.如申请专利范围第14项之方法,其中参考电路储存单元系一磁性随机存取记忆体阵列之一部分,且不同于产生参考电流之磁性随机存取记忆体阵列。18.如申请专利范围第12项之方法,其中供给一参考电流包含:提供一第一逻辑"1"储存单元,其具有一第一端及一第二端;将一具有一第一端及一第二端之第二逻辑"1"储存单元以其第一端耦合于第一逻辑"1"储存单元之第二端;将一具有一第一端及一第二端之一第一逻辑"0"储存单元以其第一端耦合于第一逻辑"1"储存单元之第一端及磁性随机存取记忆体阵列之一参考电压;将一具有一第一端及一第二瑞之第二逻辑"0"储存单元以其第一端耦合串联于第一逻辑"0"储存单元之第二端;及将第二逻辑"0"储存单元之第二端耦合于第二逻辑"1"储存单元之第二端。19.如申请专利范围第18项之方法,其中参考电路储存单元系磁性随机存取记忆体阵列之一部分。20.如申请专利范围第18项之方法,其中参考电路储存单元系一磁性随机存取记忆体阵列之一部分,且不同于产生参考电流之磁性随机存取记忆体阵列。图式简单说明:图1揭示一磁性随机存取记忆体阵列之立体图,其具有位元线正交于字元线,且夹置及耦合于磁性堆叠,适可储存一逻辑"1"或"0";图2说明用于读取一阵列内之磁性随机存取记忆体储存单元之先前技艺实例简示图,其包括一侦测放大器及一参考电流电路;图3揭示本发明用于一磁性随机存取记忆体装置之参考电路实施例简示图;图4说明本发明参考电路之另一实施例;图5说明本发明之一实施例,其中参考电路系位于一分离之磁性随机存取记忆体阵列内;及图6说明本发明之一实施方式,其中参考电路系位于相同于待读取记忆体储存单元之磁性随机存取记忆体阵列内。 |
