发明名称 CMOS半导体装置以及使用该装置之设备
摘要 一种具有CMOS结构之半导体装置,其中,在制造 CMOS电路时,会在形成闸绝缘膜之前,添加能将p型导电率赋予p通道型半导体装置的主动层之杂质元素。然后,藉由对主动层施加热氧化处理,使杂质元素重分布,且在主动层的主表面中的杂质元素之浓度会最小化。藉由出现在追踪数量中的杂质元素,可精密地控制临界电压。
申请公布号 TW548686 申请公布日期 2003.08.21
申请号 TW089115532 申请日期 1997.06.30
申请人 半导体能源研究所股份有限公司 发明人 山崎舜平;大谷久;福永健司
分类号 H01L21/00 主分类号 H01L21/00
代理机构 代理人 林志刚 台北市中山区南京东路二段一二五号七楼
主权项 1.一种具有CMOS结构之半导体装置,该半导体装置包括:n通道半导体装置;p通道半导体装置,与该n通道半导体装置互补地结合,以形成该CMOS结构,该p通道半导体装置具有包含通道区之一结晶主动层;及基底,具有绝缘表面,该n通道半导体装置与该p通道半导体装置系形成于该绝缘表面上;其中,至少仅该p通道半导体装置的结晶主动层之通道区会掺杂p型杂质元素;其中该p型杂质元素之浓度分布系在厚度方向上,于该主动层之内侧,朝向形成于该主动层上之热氧化膜以及该通道区之间的介面处而减少;其中在该介面处之该p型杂质元素系用以控制临界电压。2.一种具有CMOS结构的半导体装置,该半导体装置包括:n通道半导体装置,具有包含通道区之主动层;p通道半导体装置,与该n通道半导体装置互补地结合以形成该CMOS结构,该p通道半导体装置具有包含通道区之一结晶主动层;及基底,具有绝缘表面,该n通道半导体装置与该p通道半导体装置系形成于该绝缘表面上;其中,至少该p通道半导体装置的结晶主动层之通道区会掺杂p型杂质元素;其中该n通道半导体装置之主动层的至少边缘部份掺杂p型杂质元素;其中,该杂质元素的浓度分布于深度上会朝着该主动层的主表面极近处中的该主动层之主表面连续减少;及其中该主动层的主表面极近处中的该杂质元素系用以控制临界电压。3.如申请专利范围第2项之半导体装置,其中该p型杂质元素不合掺杂至该p通道半导体装置的至少通道区之边缘部份。4.如申请专利范围第1项之半导体装置,其中藉由使该半导体装置的主动层接受热氧化处理而取得之该热氧化物膜系作为闸绝缘膜;及其中该热氧化物膜中的该p型杂质元素浓度系在11017至11020/cm3。5.如申请专利范围第2项之半导体装置,其中藉由使该半导体装置的主动层接受热氧化处理而取得之该热氧化物膜系作为闸绝缘膜;及其中该热氧化物膜中的该p型杂质元素浓度系在11017至11020/cm3。6.如申请专利范围第1项之半导体装置,其中p型通道半导体装置以及n型通道半导体装置之该主动层的厚度系100至1000。7.如申请专利范围第2项之半导体装置,其中该p型通道半导体装置以及n型通道半导体装置之该主动层的厚度系100至1000。8.如申请专利范围第1项之半导体装置,其中该n通道半导体装置的临界电压系0.1至0.5V;其中该p通道半导体装置的临界电压系-0.5至0.1V;及其中该n通道半导体装置及该p通道半导体装置的窗宽度系压0.2至1V内。9.如申请专利范围第2项之半导体装置,其中该n通道半导体装置的临界电压系0.1至0.5V;其中该p通道半导体装置的临界电压系-0.5至0.1V;及其中该n通道半导体装置及该p通道半导体装置的窗宽度系压0.2至1V内。10.一种半导体装置,包含一基底;一形成于该基底上之底部膜;一移位暂存器电路,包含多数个经过定时序之反向器电路以及多数个该反向器电路而位于该基底之上,每个该经定时序之反向器电路以及该反向电路包含至少一n型通道薄膜电晶体,而一般展示OFF特性,以及至少一P型通道薄膜电晶体,而一般展示OFF特性;该n型通道薄膜电晶体包含一第一结晶半导体膜,包具有厚度为100至1000之矽;该p型通道薄膜电晶体包含一第二结晶半导体膜,包具有厚度为100至1000之矽;其中该第一结晶半导体膜之至少一缘部系包含导入浓度为11016至11019/cm3之硼,以及该第二结晶半导体膜之至少一通道区系包含导入浓度为11016至11019/cm3之硼,以及其中该移位暂存器之S値为85mV/dec或更低。11.如申请专利范围第10项之半导体装置,其中该S値系为75mV/dec或更低。12.如申请专利范围第10项之半导体装置,其中该基底系选自玻璃基底,石英基底以及矽基底。13.如申请专利范围第10项之半导体装置,其中该n通道薄膜电晶体以及该p通道薄膜电晶体之间的电压差系在0.2至1V之范围内。14.如申请专利范围第10项之半导体装置,其中该经定时脉之反向器电路中之一个系包含两个n通道薄膜电晶体以及两个p通道薄膜电晶体而相互串联。15.如申请专利范围第10项之半导体装置,其中该半导体装置系为一液晶显示装置。16.如申请专利范围第10项之半导体装置,其中该半导体装置系为一电发光显示装置。17.一种电视照相机,包含如申请专利范围第1项之该半导体装置。18.一种电视照相机,包含如申请专利范围第2项之该半导体装置。19.一种电视照相机,包含如申请专利范围第10项之该半导体装置。20.一种个人电脑,包含如申请专利范围第1项之半导体装置。21.一种个人电脑,包含如申请专利范围第2项之半导体装置。22.一种个人电脑,包含如申请专利范围第10项之半导体装置。23.一种电视投影系统,包含如申请专利范围第1项之半导体装置。24.一种电视投影系统,包含如申请专利范围第2项之半导体装置。25.一种电视投影系统,包含如申请专利范围第10项之半导体装置。26.一种视频照相机,包含如申请专利范围第1项之半导体装置。27.一种视频照相机,包含如申请专利范围第2项之半导体装置。28.一种视频照相机,包含如申请专利范围第10项之半导体装置。29.一种汽车导航系统,包含如申请专利范围第1项之半导体装置。30.一种汽车导航系统,包含如申请专利范围第2项之半导体装置。31.一种汽车导航系统,包含如申请专利范围第10项之半导体装置。图式简单说明:图1A及1B系图形,显示薄膜电晶体之结构及特性;图2A至2E系图形,显示制造薄膜电晶体之步骤;图3A至3D系图形,显示制造薄膜电晶体之步骤;图4系图形,显示扩散系数改变与温度之关系;图5A及5B系图形,显示在Si/SiO2界面处的掺杂剂之分布;图6系图形,显示薄膜电晶体之特性;图7系图形,显示在Si/SiO2界面处的掺杂剂之分布;图8A及8B系其它图形,显示在Si/SiO2界面处的掺杂剂之分布;图9系剖面视图,显示矽闸TFT结构;图10系图形,显示SRAM之电路构造;图11A至11H系显示CMOS中主动层的构造;图12A至12F系显示另一CMOS中主动层的构造;图13系显示主动矩阵型显示装置的构造;图14A至14C系显示移位暂存器电路之构造;图15A至15C系显示制造薄膜电晶体的其它步骤;图16系其它图形,显示薄膜电晶体的特性;图17系解释图形,显示用以取得Eg之能带结构;图18系图形,显示CMOS电路之频率特性;图19系图形,显示具有改变波长之透射光的改变;及图20A至20E系显示半导体装置之应用领域。
地址 日本