发明名称 电路装置之制造方法
摘要 以往,半导体装置在制作上,系采用具有导电图案之挠性层作为支撑基板,并于其上安装半导体元件,再进行整体的模塑。然而,以上述之方法形成之半导体装置,除了无法形成多层配线构造之外,在制造步骤中绝缘树脂层会产生明显的卷曲等的问题。为解决上述之问题,本发明提供一种电路装置之制造方法,系在导电膜3的其中一面使用由绝缘树脂2所覆盖的绝缘树脂层1,并在绝缘树脂2形成贯穿孔21后,再形成导电电镀膜4,因此即可藉由将导电电镀膜4加以蚀刻而形成之第1导电配线层5以及多层连接的第2导电配线层6来形成多层配线构造。此外,由于半导体元件7系固定于用以覆盖第1导电配线层5之外层树脂8上,因此第1导电配线层5会形成为精细图案,同时亦可自由地形成线路。此外,由于形成厚膜状的第2导电膜4在进行模塑后被蚀刻成较薄之膜厚,因此第2导电配线层6亦可精细图案化。
申请公布号 TW548813 申请公布日期 2003.08.21
申请号 TW091111016 申请日期 2002.05.24
申请人 三洋电机股份有限公司 发明人 五十岚优助;本则明;小林义幸;中村岳史
分类号 H01L23/48 主分类号 H01L23/48
代理机构 代理人 洪武雄 台北市中正区博爱路八十号六楼;陈昭诚 台北市中正区博爱路八十号六楼
主权项 1.一种电路装置之制造方法,系具备:以绝缘树脂覆盖导电膜表面的绝缘树脂层的准备步骤;于前述绝缘树脂层的所希望位置的前述绝缘树脂上形成贯穿孔,并选择性地露出前述导电膜背面之步骤;在前述贯穿孔及前述绝缘树脂表面形成导电电镀膜之步骤;将前述导电电镀膜蚀刻成所希望的图案以形成第1导电配线层之步骤;于前述第1导电配线层上进行电性绝缘以固定半导体元件之步骤;以密封树脂层覆盖前述第1导电配线层及前述半导体元件之步骤;将前述导电膜进行全面性的蚀刻使其变薄后,再将其蚀刻成所希望的图案以形成第2导电配线层之步骤;在前述第2导电配线层之所希望的位置形成外部电极之步骤。2.如申请专利范围第1项之电路装置之制造方法,其中,前述导电膜及前述导电电镀膜系由铜所形成。3.如申请专利范围第1项之电路装置之制造方法,其中,前述导电电镀膜系形成为较薄之膜厚,并将前述第1导电配线层予以微细图案化。4.如申请专利范围第1项之电路装置之制造方法,其中,前述导电电镀膜系形成为较厚之膜厚,并且在以前述密封树脂层加以覆盖的步骤之前,利用前述导电膜以机械式方式支撑。5.如申请专利范围第1项之电路装置之制造方法,其中,在以前述密封树脂层加以覆盖的步骤完成后,利用前述密封树脂层以机械式方式支撑。6.如申请专利范围第1项之电路装置之制造方法,其中,前述贯穿孔雷射蚀刻前述绝缘树脂。7.如申请专利范围第6项之电路装置之制造方法,其中,前述雷射蚀刻系使用二氧化碳气体激光器。8.如申请专利范围第1项之电路装置之制造方法,其中,前述导电电镀膜系利用前述导电金属的无电解电镀及电解电镀形成于前述贯穿孔及前述绝缘树脂的表面。9.如申请专利范围第1项之电路装置之制造方法,其中,在形成前述第1导电配线层后,留下所希望的部分并以外层树脂加以覆盖。10.如申请专利范围第9项之电路装置之制造方法,其中,在从前述第1导电配线层的前述外层树脂露出之部分形成金或银的电镀层。11.如申请专利范围第9项之电路装置之制造方法,其中,前述半导体元件固定于前述外层树脂上。12.如申请专利范围第1项之电路装置之制造方法,其中,利用接合引线将前述半导体元件的电极与前述金或银的电镀层予以连接。13.如申请专利范围第1项之电路装置之制造方法,其中,前述密封树脂层系以移转模塑法而形成。14.如申请专利范围第1项之电路装置之制造方法,其中,前述导电膜在没有遮罩的情况下进行全面均匀蚀刻使其变薄。15.如申请专利范围第1项之电路装置之制造方法,其中,前述第2导电配线层的大部分系由外层树脂所覆盖。16.如申请专利范围第1项之电路装置之制造方法,其中,前述外部电极系利用焊锡的网版印刷附着焊锡,并进行加热熔融而形成。17.如申请专利范围第1项之电路装置之制造方法,其中,前述外部电极系利用焊锡的回流而形成。18.如申请专利范围第1项之电路装置之制造方法,其中,前述外部电极系将前述导电膜蚀刻为所希望的图案并在其表面进行金或钯电镀而形成。图式简单说明:第1图为说明本发明之电路装置之制造方法之剖视图。第2图为说明本发明之电路装置之制造方法之剖视图。第3图为说明本发明之电路装置之制造方法之剖视图。第4图为说明本发明之电路装置之制造方法之剖视图。第5图为说明本发明之电路装置之制造方法之剖视图。第6图为说明本发明之电路装置之制造方法之剖视图。第7图为说明本发明之电路装置之制造方法之剖视图。第8图为说明本发明之电路装置之制造方法之剖视图。第9图为说明本发明之电路装置之制造方法之剖视图。第10图为说明本发明之电路装置之制造方法之剖视图。第11图为说明本发明所制造之电路装置之俯视图。第12图为说明本发明之电路装置之制造方法之剖视图。第13图为习知之半导体装置之制造方法之说明图。第14图为习知之半导体装置之制造方法之说明图。第15(A)至(C)图为习知之半导体装置之制造方法之说明图。第16图为习知之挠性层之说明图。
地址 日本