| 主权项 |
1.一种薄膜电晶体阵列面板之制造方法,包含以下步骤:形成一闸线路于一绝缘基材上,闸线路包括一闸线及一连接于闸线之闸极;形成一闸绝缘层以覆盖闸线路;形成一半导体图型于闸绝缘层上;形成一欧姆接触层图型于半导体图型上;形成一资料线路,其包括以相同层制成于欧姆接触层上且相互分离之一源极与一汲极,及一连接于源极之资料线;及形成一钝化层以覆盖资料线路;其中源极与汲极系藉由使用一光致抗蚀图型之光石版印刷过程而分离,源极与汲极之间之通道部份具有一角隅,及光致抗蚀图型具有一第一部份,系具有一第一厚度且位于通道部份之一部份而通道部份之角隅部份除外,一第二部份,系具有一大于第一厚度者之第二厚度,及一第三部份,系包括通道部份之角隅部份且具有一小于第一厚度者之第三厚度。2.如申请专利范围第1项之方法,进一步包含形成一像素极以连接于汲极之步骤。3.如申请专利范围第1项之方法,其中薄膜电晶体阵列面板系用于液晶显示器中。4.如申请专利范围第1项之方法,其中光致抗蚀图型系由正光致抗蚀剂制成,一用于形成光致抗蚀图型之光罩具有第一、二、三部份,第三部份之传输率高于第一、二部份者,且第一部份之传输率高于第二部份者,及光罩对齐以使第一、二、三部份在曝光步骤中分别面对光致抗蚀图型之第一、二、三部份。5.如申请专利范围第4项之方法,其中光罩进一步包含一第四部份,系位于第一、三部份之间,且具有传输率値大于第一部份之传输率値而小于第三部份之传输率値。6.如申请专利范围第5项之方法,其中光罩之第一、四部份包括至少一图型小于曝光步骤所用曝光装置之解析度。7.如申请专利范围第4项之方法,其中光罩之第一、四部份包括一部份透明层。8.如申请专利范围第1项之方法,其中资料线路、欧姆接触层图型及半导体图型系在相同之光石版印刷过程中形成。9.如申请专利范围第8项之方法,其中形成闸绝缘层、半导体图型、欧姆接触层图型、及资料线路之步骤包含:积置闸绝缘层、一半导体层、一欧姆接触层、及一导体层;涂覆一光致抗蚀层于导体层上;透过一光罩以令光致抗蚀层曝光;形成光致抗蚀图型使第二部份藉由显影光致抗蚀层而置于资料线路上;藉由去除第三部份下方一部份之导体层、半导体层及下方欧姆接触层、第一部份、导体层及第一部份下方欧姆接触层、及第二部份之一部份厚度,以分别形成由导体层、欧姆接触层及半导体层构成之资料线路、欧姆接触层图型、及半导体图型;及去除光致抗蚀图型。10.如申请专利范围第9项之方法,其中形成资料线路、欧姆接触层图型及半导体图型之步骤包含:藉由乾式或湿式蚀刻去除第三部份下方之一部份导体层,以曝现欧姆接触层;乾式蚀刻第三部份下方之欧姆接触层、下方之半导体层及第一部份,以沿着曝现第三部份下方之闸绝缘层及第一部份下方之导体层而取得完成之半导体图型;及去除第一部份下方之导体层及下方欧姆接触层,以取得完成之资料线路及完成之欧姆接触层图型。11.如申请专利范围第9项之方法,进一步包含在形成资料线路、欧姆接触层图型及半导体图型之步骤中,用于蚀刻第三部份下方闸绝缘层之步骤。12.如申请专利范围第1项之方法,其中闸线路进一步包括一连接于且自一外部电路接收一讯号之闸垫块,及资料线路进一步包括一连接于且自一外部电路接收一讯号之资料垫块,及钝化层与闸绝缘层分别具有一第一接触孔与一第二接触孔,以曝现闸垫块与资料垫块;及进一步包含形成一冗余闸垫块与一冗余资料垫块,系由相同于像素极之层构成,且分别经过第一、二接触孔以连接闸垫块与资料垫块。13.一种薄膜电晶体阵列面板之制造方法,包含以下步骤:形成一闸线路于一绝缘基材上,闸线路包括一闸线及一连接于闸线之闸极;形成一闸绝缘层以覆盖闸线路;形成一半导体图型于闸绝缘层上;形成一欧姆接触层图型于半导体图型上;形成一资料线路,其包括以相同层制成于欧姆接触层上且相互分离之一源极与一汲极,及一连接于源极之资料线;及形成一钝化层以覆盖资料线路;其中源极与汲极系藉由使用一光罩之光石版印刷过程而分离,光罩具有一第一部份,一具有传输率大于第一部份者之第二部份、一具有传输率小于第一部份者之第三部份、及一具有传输率大于第二部份者之第四部份。14.如申请专利范围第13项之方法,进一步包含形成一像素极以连接于汲极之步骤。15.如申请专利范围第14项之方法,其中薄膜电晶体阵列面板系用于液晶显示器中。16.如申请专利范围第13项之方法,其中一正光致抗蚀剂系用于光石版印刷过程中,第一部份、第二部份、第三部份、及第四部份系对齐于源极与汲极之间之通道部份中央部份、通道部份之周边部份、资料线路、及第一、二、三部份以外之部份。17.如申请专利范围第13项之方法,其中光罩之第一、二部份包括复数狭缝图型,其宽度及其间之间隔系小于曝光步骤所用曝光装置之解析度。18.如申请专利范围第17项之方法,其中第二部份之狭缝图型宽度小于第一部份之狭缝图型者,且第二部份之狭缝图型之间间隔大于第一部份之狭缝图型之间者。19.如申请专利范围第18项之方法,其中第二部份之间隔系宽于第一部份者。20.如申请专利范围第13项之方法,其中第一、二部份系一狭缝图型,第一部份之间隔小于第二部份者。21.如申请专利范围第13项之方法,其中第一、二部份包括一狭缝图型且具有一沿通道部份而形成之长条状。22.如申请专利范围第13项之方法,其中第一、二部份包括一第五部份,其具有间隔宽于第一、二部份之剩余部份者。23.如申请专利范围第13项之方法,其中第一、二部份及通道部份系由以下之一形状形成,包括一直线、一方形、一开口环、或一半圆形。24.如申请专利范围第13项之方法,其中一负光致抗蚀剂系用于光石版印刷过程中,第二、一、四、三部份系对齐于源极与汲极之间之通道部份中央部份、通道部份之周边部份、资料线路、及第一、二、三部份以外之部份。25.一种供液晶显示器用之薄膜电晶体阵列面板,包含:一绝缘基材;一闸线路,形成于绝缘基材上,且包括用以传送扫描讯号之复数闸线及做为闸线支线之一薄膜电晶体之复数闸垫块;一闸绝缘层,覆盖闸线路;一半导体图型,形成于闸绝缘层上且由半导体制成;一资料线路层,形成于半导体图型上,且包括相交于闸线之复数资料线、薄膜电晶体之复数源极且连接于资料线、薄膜电晶体之复数汲极且相关于闸极而相对立于源极及分离于源极;一钝化层图型,形成于资料线路上且具有一接触孔以曝现汲极;及复数像素极,形成于钝化层图型上且经过接触孔以连接于汲极;通道部份,设于源极与汲极之间且具有一角隅部份,及半导体图型之一部份在角隅部份处去除。图式简单说明:图1系本发明第一实例供一液晶显示器用之薄膜电晶体阵列面板配置图。图2.3系分别沿图1之Ⅱ-Ⅱ'及Ⅲ-Ⅲ'线所取之截面图。图4A系本发明第一实例在制造方法之第一制造步骤中之薄膜电晶体阵列面板配置图。图4B、4C系沿图4A之IVB-IVB'及IVC-IVC'线所取之截面图。图5A、5B系沿图4A之IVB-IVB'及IVC-IVC'线所取图4B、4C后续制造步骤之截面图。图6A系图5A、5B后续制造步骤中之薄膜电晶体阵列面板配置图。图6B、6C系分别沿图6A之VIB-VIB'及VIC-VIC'线所取之截面图。图7A、7B、7C、图8A、8B、8C、图9A、9B、9C系具有不同厚度之光致抗蚀层实例。图10A、11A、12A系沿图6A之VIB-VIB'线所取图6B后续制造步骤中之截面图。图10B、11B、12B系沿图6A之VIC-VIC'线所取图6C后续制造步骤中之截面图。图13A系图12A、12B后续制造步骤中之薄膜电晶体阵列面板配置图。图13B、13C系分别沿图13A之XIIIB-XIIIB'及XIIIC-XIIIC'线所取之截面图。图14系本发明第二实例供一液晶显示器用之薄膜电晶体阵列面板配置图。图15.16系分别沿图12之XV-XV'及XVI-XVI'线所取之截面图。图17A系本发明第二实例在制造方法之第一制造步骤中之薄膜电晶体阵列面板配置图。图17B、17C系分别沿图17A之XVIIB-XVIIB'及XVIIC-XVIIC'线所取之截面图。图18A系图17A、17B、17C后续制造步骤中之薄膜电晶体阵列面板配置图。图18B、18C系分别沿图18A之XVIIIB-XVIIIB'及XVIIIC-XBIIIC'线所取之截面图。图19A系图18A、18B、18C后续制造步骤中之薄膜电晶体阵列面板配置图。图19B、19C系分别沿图19A之XIXB-XIXB'及XIXC-XIXC'线所取之截面图。图20系沿图19A之XIXB-XIXB'线所取图19B、19C后续制造步骤中之截面图。图21A、21B系分别沿图19A之XIXB-XIXB'及XIXC-XIXC'线所取图20后续制造步骤中之截面图。图22.23系分别沿图14之XV-XV'及XVI-XVI'线所取之截面图。图24A、25A系沿图19A之XIXB-XIXB'线所取图18A、18B本发明第三实例之后续制造步骤中之截面图。图24B、25B系沿图19A之XIXC-XIXC'线所取图18A、18B本发明第三实例之后续制造步骤中之截面图。图26A、26B系分别沿图19A之XIXB-XIXB'及XIXC-XIXC'线所取图25A、25B本发明第三实例后续制造步骤中之截面图。图27系本发明第四实例供一液晶显示器用之薄膜电晶体阵列面板配置图图28系本发明第五实例供一液晶显示器用之薄膜电晶体阵列面板配置图。图29系图28之T部份放大配置图。图30系沿图29之XXX-XXX'线所取之截面图。图31系沿图29之XXX-XXX'线所取之截面图,说明本发明第五实例之薄膜电晶体阵列面板制造方法。图32.33系分别沿图1之Ⅱ-Ⅱ'及Ⅲ-Ⅲ'线所取本发明第六实例供一液晶显示器用之薄膜电晶体阵列面板截面图。图34A、34B系截面图,说明分别沿图6A之VIB-VIB'及VIC-VIC'线所取图10A、10B本发明第六实例后续制造步骤中之薄膜电晶体阵列面板制造方法。图35A至35C系用于本发明实例薄体电晶体阵列面板制造方法中之第二光罩之通道部份配置图。图36A、36B系经由图35A至35C之光罩所形成之光致抗蚀图型视图,且图36B系沿图36A之XXXVIB-XXXVIB'线所取之截面图。图37A至37C系用于本发明实例薄膜电晶体阵列面板制造方法中之新第二光罩之通道部份配置图。图38A、38B经图37A至37C之光罩所形成之光致抗蚀图型视图,且图38B系沿图38A之XXXVIIIB-XXXVIIIB'线所取之截面图。图39A至39C系用于本发明第四实例薄膜电晶体阵列面板制造方法中之第二光罩中具有一开口环结构之通道部份配置图。图40A至40E系用于本发明实例薄膜电晶体阵列面板制造方法中之具有传输控制层之第二光罩之通道部份配置图。图41.42系用于本发明第四实例薄膜电晶体阵列面板制造方法中之第二光罩之通道部份配置图。 |
