| 主权项 |
1.一种积体电路中之网目状电容结构,形成于一半导体基板上,包含:复数条第一导电长条,形成于该半导体基板上,彼此平行地延伸于一第一方向上;复数条第二导电长条,经由一介电层而形成于该复数条第一导电长条上方,彼此平行地延伸于一第二方向上,其中从顶面观看,该第二方向系实质上垂直于该第一方向;以及复数个导电插塞,穿过该介电层且从顶面观看分别形成于由该复数条第二导电长条中之奇数条与该复数条第一导电长条中之奇数条所构成的复数个交叉点之每一点处以及于由该复数条第二导电长条中之偶数条与该复数条第一导电长条中之偶数条所构成的复数个交叉点之每一点处,使该复数条第二导电长条中之该奇数条之每一条电连接于该复数条第一导电长条中之该奇数条之每一条,并且该复数条第二导电长条中之该偶数条之每一条电连接于该复数条第一导电长条中之该偶数条之每一条,其中该复数条第二导电长条中之该奇数条与该复数条第一导电长条中之该奇数条构成该网目状电容结构中的一第一电极,而该复数条第二导电长条中之该偶数条与该复数条第一导电长条中之该偶数条构成该网目状电容结构中极性相反于该第一电极的一第二电极。2.如申请专利范围第1项之积体电路中之网目状电容结构,其中该复数条第一导电长条系以相等间隔的方式平行排列。3.如申请专利范围第1项之积体电路中之网目状电容结构,其中该复数条第二导电长条系以相等间隔的方式平行排列。4.一种积体电路中之网目状电容结构,形成于一半导体基板上,包含:复数条第一导电长条,形成于该半导体基板上,彼此平行地延伸于一第一方向上;复数条第二导电长条,经由一介电层而形成于该复数条第一导电长条上方,彼此平行地延伸于一第二方向上,其中从顶面观看,该第二方向系实质上垂直于该第一方向;以及复数个导电插塞,穿过该介电层且从顶面观看分别形成于由该复数条第二导电长条中之奇数条与该复数条第一导电长条中之偶数条所构成的复数个交叉点之每一点处以及于由该复数条第二导电长条中之偶数条与该复数条第一导电长条中之奇数条所构成的复数个交叉点之每一点处,使该复数条第二导电长条中之该奇数条之每一条电连接于该复数条第一导电长条中之该偶数条之每一条,并且该复数条第二导电长条中之该偶数条之每一条电连接于该复数条第一导电长条中之该奇数条之每一条,其中该复数条第二导电长条中之该奇数条与该复数条第一导电长条中之该偶数条构成该网目状电容结构中的一第一电极,而该复数条第二导电长条中之该偶数条与该复数条第一导电长条中之该奇数条构成该网目状电容结构中极性相反于该第一电极的一第二电极。5.如申请专利范围第4项之积体电路中之网目状电容结构,其中该复数条第一导电长条系以相等间隔的方式平行排列。6.如申请专利范围第4项之积体电路中之网目状电容结构,其中该复数条第二导电长条系以相等间隔的方式平行排列。7.一种积体电路中之网目状电容结构,由至少一个单位电容模组所排列耦合而形成于一半导体基板上,该至少一个单位电容模组中之每一个包含:复数条第一导电长条,形成于该半导体基板上,彼此平行地延伸于一第一方向上;复数条第二导电长条,经由一介电层而形成于该复数条第一导电长条上方,彼此平行地延伸于一第二方向上,其中从顶面观看,该第二方向系实质上垂直于该第一方向;以及复数个导电插塞,穿过该介电层且从顶面观看分别形成于由该复数条第二导电长条中之奇数条与该复数条第一导电长条中之奇数条所构成的复数个交叉点之每一点处以及于由该复数条第二导电长条中之偶数条与该复数条第一导电长条中之偶数条所构成的复数个交叉点之每一点处,使该复数条第二导电长条中之该奇数条之每一条电连接于该复数条第一导电长条中之该奇数条之每一条,并且该复数条第二导电长条中之该偶数条之每一条电连接于该复数条第一导电长条中之该偶数条之每一条,其中该复数条第二导电长条中之该奇数条与该复数条第一导电长条中之该奇数条构成该单位电容模组中的一第一电极,而该复数条第二导电长条中之该偶数条与该复数条第一导电长条中之该偶数条构成该单位电容模组中极性相反于该第一电极的一第二电极。8.如申请专利范围第7项之积体电路中之网目状电容结构,其中该复数条第一导电长条系以相等间隔的方式平行排列。9.如申请专利范围第7项之积体电路中之网目状电容结构,其中该复数条第二导电长条系以相等间隔的方式平行排列。10.如申请专利范围第7项之积体电路中之网目状电容结构,其中该复数条第一导电长条为两条第一导电长条。11.如申请专利范围第7项之积体电路中之网目状电容结构,其中该复数条第二导电长条为两条第二导电长条。12.一种积体电路中之网目状电容结构,由至少一个单位电容模组所排列耦合而形成于一半导体基板上,该至少一个单位电容模组中之每一个包含:复数条第一导电长条,形成于该半导体基板上,彼此平行地延伸于一第一方向上;复数条第二导电长条,经由一介电层而形成于该复数条第一导电长条上方,彼此平行地延伸于一第二方向上,其中从顶面观看,该第二方向系实质上垂直于该第一方向;以及复数个导电插塞,穿过该介电层且从顶面观看分别形成于由该复数条第二导电长条中之奇数条与该复数条第一导电长条中之偶数条所构成的复数个交叉点之每一点处以及于由该复数条第二导电长条中之偶数条与该复数条第一导电长条中之奇数条所构成的复数个交叉点之每一点处,使该复数条第二导电长条中之该奇数条之每一条电连接于该复数条第一导电长条中之该偶数条之每一条,并且该复数条第二导电长条中之该偶数条之每一条电连接于该复数条第一导电长条中之该奇数条之每一条,其中该复数条第二导电长条中之该奇数条与该复数条第一导电长条中之该偶数条构成该单位电容模组中的一第一电极,而该复数条第二导电长条中之该偶数条与该复数条第一导电长条中之该奇数条构成该单位电容模组中极性相反于该第一电极的一第二电极。13.如申请专利范围第12项之积体电路中之网目状电容结构,其中该复数条第一导电长条系以相等间隔的方式平行排列。14.如申请专利范围第12项之积体电路中之网目状电容结构,其中该复数条第二导电长条系以相等间隔的方式平行排列。15.如申请专利范围第12项之积体电路中之网目状电容结构,其中该复数条第一导电长条为两条第一导电长条。16.如申请专利范围第12项之积体电路中之网目状电容结构,其中该复数条第二导电长条为两条第二导电长条。图式简单说明:图1系显示习知的使用于积体电路中之平行板电容结构之立体示意图;图2(a)与2(b)系显示构成依据本发明之积体电路中之网目状电容结构之单位电容模组之一例子之顶视图;图3系显示由四个图2(b)所示的单位电容模组所排列耦合成的网目状电容结构之顶视图;以及图4系显示图3所示的网目状电容结构之立体示意图。 |
