| 主权项 |
1.一种DRAM电容之形成方法,该方法至少包含以下步骤:提供一半导体基板,该半导体基板已定义主动区及隔离区;于该半导体基板内,形成一p型井在上及一深n型井在该p型井下;形成以隔离区分隔之二沟渠于该半导体基板内,其中该沟渠之底部形成于该深n型井之中;形成一闸极氧化层于该沟渠及该半导体基板上;形成一保护层于该沟渠内及该半导体基板的闸极氧化层上,并使该沟渠内接近开口部分之侧壁的闸极氧化层及该沟渠上方边缘部分之半导体基板上的闸极氧化层裸露,以定义电容节点;施以回蚀刻,以蚀刻裸露之闸极氧化层,以该保护层为罩幕;去除该保护层;回填复晶矽层于该沟渠填满并溢出该半导体基板之上表面;及以光阻图案及蚀刻技术定义电容之底部极板及复晶闸极。2.如申请专利范围第1项之方法,更包含在施以退火制程以活化离子之步骤前,以微影及离子布植的方式,形成一第二n型井于半导体基板中,该第二n型井系用以做为顶部电容电极之连接,因此,该第二n型井系自该半导体基板表面至至少接触该深n型井。3.如申请专利范围第2项之方法,其中上述之第二n型井系以n型导电性杂质离子布植,布植之能量和剂量分别为500-2000 keV和11012-11013/cm2。4.如申请专利范围第1项之方法,其中上述之深n型井系以n型导电性杂质离子布植,布植之能量和剂量分别为100-500 keV和11012-11013/cm2。5.如申请专利范围第1项之方法,其中上述之p型井系以p型导电性杂质离子布植,布植之能量和剂量分别为100-500 keV和11012-11013/cm2。6.如申请专利范围第1项之方法,其中上述之p型井及深n型井分别形成于DRAM区,且该p型井系自下由半导体基板表面起至0.5-0.8m,而深n型井深度范围是距半导体基板表面2m至3m。7.如申请专利范围第1项之方法,其中上述之保护层系一光阻层。8.如申请专利范围第7项之方法,其中上述之光阻层形成步骤至少包含:形成一光阻层于该半导体基板及沟渠内;及以光罩图案为罩幕,施以部分曝光,以去除该沟渠上角落的闸极氧化层以定义电容之连接节点。9.如申请专利范围第1项之方法,其中上述之保护层系一抗反射涂层。10.如申请专利范围第9项之方法,其中上述之抗反射涂层形成步骤至少包含:形成一抗反射涂层于该半导体基板及沟渠内;形成光阻图案于该抗反射涂层,以定义电容之连接节点位置;及施以蚀刻以去除裸露之闸极氧化层以定义电容之连接节点。11.如申请专利范围第1项之方法,其中上述之闸极氧化层系以950-1100℃的温度氧化而形成。12.如申请专利范围第1项之方法,更包含在定义电容之底部极板及复晶闸极步骤后进行以下步骤,以完成电晶体的制作:施以NLDD离子布植以形成源/汲极区;形成间隙壁于该复晶闸极之侧壁及该电容底部极板之侧壁上,该电容底部极板侧壁系露出沟渠之部分;施以源/汲极区离子布値;施以退火制程以活化离子;沉积内连线介电层以覆盖所有区域;以光阻图案及蚀刻技术定义接触洞于内连线介电层之中;及回填金属层于该接触洞;以光阻图案及蚀刻技术定义该金属层以形成源汲极区及电容顶部极板之连接接触。13.如申请专利范围第12项之方法,其中上述之退火使离子活化系在950-1100℃的温度下进行。14.如申请专利范围第12项之方法,其中上述之NLDD离子布植之能量和剂量分别为20-80 keV和11012-11013/cm2。15.如申请专利范围第12项之方法,其中上述之源/汲极区离子布植之能量和剂量分别为20-80 keV和11015-11016/cm2。16.一种DRAM电容之形成方法,该方法至少包含以下步骤:提供一半导体基板,该半导体基板已定义主动区及隔离区;于该半导体基板内,形成一p型井在上及一深n型井在该p型井下;形成以隔离区分隔之二沟渠于该半导体基板内,其中该沟渠之底部形成于该深n型井之中;施以微影及离子布植技术以形成一第二n型井于半导体基板中,该第二n型井系用以做为顶部电容电极之连接,因此,该第二n型井系自该半导体基板表面至至少接触该深n型井;形成一闸极氧化层于该沟渠及该半导体基板上;形成一保护层于该沟渠内及该半导体基板的闸极氧化层上,并使该沟渠内接近开口部分之侧壁的闸极氧化层及该沟渠上方边缘部分之半导体基板上的闸极氧化层裸露,以定义电容节点;施以回蚀刻,以蚀刻裸露之闸极氧化层,以该保护层为罩幕;去除该保护层;回填复晶矽层于该沟渠填满并溢出该半导体基板之上表面;及以光阻图案及蚀刻技术定义电容之底部极板及复晶闸极。17.如申请专利范围第16项之方法,其中上述之第二n型井系以n型导电性杂质离子布植,布植之能量和剂量分别为500-2000 keV和11012-11013/cm2。18.如申请专利范围第16项之方法,其中上述之深n型井系以n型导电性杂质离子布植,布植之能量和剂量分别为100-500 keV和11012-11013/cm2。19.如申请专利范围第16项之方法,其中上述之p型井系以p型导电性杂质离子布植,布植之能量和剂量分别为100-500keV和11012-11013/cm2。20.如申请专利范围第16项之方法,其中上述之p型井及深n型井分别形成于DRAM区,且该p型井系自下由半导体基板表面起至0.5-0.8m,而深n型井深度范围是距半导体基板表面2m至3m。21.如申请专利范围第16项之方法,其中上述之保护层系一光阻层。22.如申请专利范围第21项之方法,其中上述之光阻层形成步骤至少包含:i.形成一光阻层于该半导体基板及沟渠内;及ii.以光罩图案为罩幕,施以部分曝光,以去除该沟渠上角落的闸极氧化层以定义电容之连接节点。23.如申请专利范围第16项之方法,其中上述之保护层系一抗反射涂层。24.如申请专利范围第23项之方法,其中上述之抗反射涂层形成步骤至少包含:形成一抗反射涂层于该半导体基板及沟渠内;形成光阻图案于该抗反射涂层,以定义电容之连接节点位置;及施以蚀刻以去除裸露之闸极氧化层以定义电容之连接节点。25.如申请专利范围第16项之方法,其中上述之闸极氧化层系以950-1100℃的温度氧化而形成。图式简单说明:图一显示半导体基板形成浅沟渠隔离区后以不同能量之离子布植,形成深度较浅的R型井及较深度较深之n型井。图二显示形成以浅沟渠隔离区分隔之二沟渠于半导体基板内的横截面示意图。图三显示以高温的热氧化制程,形成一闸极氧化层后,再以光阻或抗反射涂层做为一保护层,形成于沟渠内及半导体基板的闸极氧化层上并裸露沟渠上角落之闸极氧化层的横截面示意图。图四显示去除裸露之闸极氧化层,接着去除保护层,然后,再沉积复晶矽层以填满沟渠的横截面示意图。图五显示以光阻及蚀刻技术定义底部电极及电晶体闸极的横截面示意图。图六显示先布植NLDD、形成间隙壁,再对源/汲极区布植,随后退火活化离子后,再沉积内连线介电层、与形成源/汲极区接触及顶部电极接触的横截面示意图。 |
