| 主权项 |
1.一种藉由双镶嵌法(dual damascene process)以形成导线结构的方法,包括下列步骤:形成一第一层间绝缘层于一下导电层上;形成一第二层间绝缘层于该第一层间绝缘层上;形成一第一光阻层于该第二层间绝缘层上,且使该第一光阻层具有一开孔(opening)以形成一介层孔(viahole);使用该第一光阻层作为遮罩(mask),蚀刻该第一与第二层间绝缘层以形成一介层孔;形成一抗反射层于该第二层间绝缘层上,藉此使得该介层孔之部分亦填入该抗反射层之材料;形成一第二光阻层于该抗反射层上,藉此使得该介层孔之剩余部分亦填满该第二光阻层之材料,其中该第二光阻层曝光部分之显影速率系为250-700nm/second;藉由微影技术(photo lithography technology)对该第二光阻层进行曝光与显影,藉此形成一开孔于该第二光阻层上以形成一导线沟槽(wiring trench);使用该第二光阻层作为遮罩,蚀刻该抗反射层与该第二层间绝缘层以形成一导线沟槽;去除该第二光阻层与该抗反射层;以及以导电材料填满该介层孔与该导线沟槽以形成一介层孔部分(via portion)与一导线导体部分(wiringconductor portion),其中使得该介层孔部分与该下导电层相连接,以及使得该导线导体部分与该介层孔部分相连接。2.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,在上述蚀刻该抗反射层之步骤中,该介层孔内之该抗反射层之上表面高度于蚀刻后系低于该第一层间绝缘层之上表面高度。3.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层之未曝光部分之显影速率系为0.05-0.4nm/second。4.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层系由甲基丙烯酸酯(methacrylate)之光阻材料所构成,且该第二光阻层系以ArF准分子雷射(excimer laser)进行曝光。5.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层系由乙缩醛(acetal)或ESCAP之光阻材料所构成,且该第二光阻层系以KrF准分子雷射进行曝光。6.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:在上述以导电材料填满该介层孔与该导线沟槽以形成一介层孔部分与一导线导体部分后,藉由CMP法去除位于该第二层间绝缘层上之该导电材料。7.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:形成一第一蚀刻停止层(etchingstopper layer)于该下导电层与该第一层间绝缘层间,且其中,于上述蚀刻该第一与第二层间绝缘层以形成一介层孔之步骤中,上述之蚀刻将停止于该第一蚀刻停止层。8.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:形成一第二蚀刻停止层于该第一层间绝缘层与该第二层间绝缘层之间,且其中,于上述蚀刻该第二层间绝缘层以形成一导线沟槽之步骤中,上述之蚀刻将停止于该第二蚀刻停止层。9.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第一层间绝缘层系由SiO2所构成。10.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二层间绝缘层系至少由一种材料所构成,且该材料系择自由氧化矽、阶梯形氧化物(ladder oxide)、SiLK与SiOF所组成之群组。11.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该导电材料系为铜或铜合金。12.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该下导电层系为一下导线层(lower wiring layer)。13.如申请专利范围第1项所述之藉由双镶嵌法以形成导线结构的方法,其中,该下导电层系为一形成于基材表面之电晶体之电极层(electrode layer)。14.一种藉由双镶嵌法以形成导线结构的方法,包括下列步骤:形成一第一层间绝缘层于一下导电层上;形成一第二层间绝缘层于该第一层间绝缘层上;形成一第一光阻层于该第二层间绝缘层上,且使该第一光阻层具有一开孔(opening)以形成一介层孔(viahole);使用该第一光阻层作为遮罩(mask),蚀刻该第一与第二层间绝缘层以形成一介层孔;形成一第二光阻层于该该第一光阻层上,藉此使得该介层孔亦填满该第二光阻层之材料,其中该第二光阻层曝光部分之显像速率系为250-700nm/second;藉由微影技术(photo lithography technology)对该第二光阻层进行曝光与显影,藉此形成一开孔于该第二光阻层上以形成一导线沟槽(wiring trench);使用该第二光阻层作为遮罩,蚀刻该第二层间绝缘层以形成一导线沟槽;去除该第二光阻层;以及以导电材料填满该介层孔与该导线沟槽以形成一介层孔部分(via portion)与一导线导体部分(wiringconductor portion),其中使得该介层孔部分与该下导电层相连接,以及使得该导线导体部分与该介层孔部分相连接。15.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层之未曝光部分之显影速率系为0.05-0.4nm/second。16.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层系由甲基丙烯酸酯(methacrylate)之光阻材料所构成,且该第二光阻层系以ArF准分子雷射(excimer laser)进行曝光。17.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中,该第二光阻层系由乙缩醛(acetal)或ESCAP之光阻材料所构成,且该第二光阻层系以KrF准分子雷射进行曝光。18.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:在上述以导电材料填满该介层孔与该导线沟槽以形成一介层孔部分与一导线导体部分后,藉由CMP法去除位于该第二层间绝缘层上之该导电材料。19.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:形成一第一蚀刻停止层(etching stopper layer)于该下导电层与该第一层间绝缘层间,且其中,于上述蚀刻该第一与第二层间绝缘层以形成一介层孔之步骤中,上述之蚀刻将停止于该第一蚀刻停止层。20.如申请专利范围第14项所述之藉由双镶嵌法以形成导线结构的方法,其中更包括下列步骤:形成一第二蚀刻停止层于该第一层间绝缘层与该第二层间绝缘层之间,且其中,于上述蚀刻该第二层间绝缘层以形成一导线沟槽之步骤中,上述之蚀刻将停止于该第二蚀刻停止层。图式简单说明:第1A-1C图系为诸剖面图,依据本发明之第一实施例,各图依序表示制造导线结构之步骤中工作件所产生之结构;第2A-2C图系为诸剖面图,依据本发明之第一实施例,各图依序表示于第1C图后,制造导线结构之步骤中工作件所产生之结构;第3A-3C图系为诸剖面图,依据本发明之第一实施例,各图依序表示于第2C图后,制造导线结构之步骤中工作件所产生之结构;第4图系表示,于不同光阻材料下,曝光能(exposureenergy)与显影速率之关系图;第5图系表示,于曝光过程中,显影速率监视器(development rate monitor;DRM)之量测结果;第6A-6C图系为诸剖面图,依据本发明之第二实施例,各图依序表示制造导线结构之步骤中工作件所产生之结构;第7A-7C图系为诸剖面图,依据本发明之第二实施例,各图依序表示于第6C图后,制造导线结构之步骤中工作件所产生之结构;第8图系为一剖面图,依据本发明之第二实施例,该图表示于第7C图后,制造导线结构之步骤中工作件所产生之结构;第9A-9C图系为,于使用不同光阻材料形成导线结构之步骤中,以扫描式电子显微镜(Scanning ElectronMicroscope;SEM)追踪导线沟槽与介层孔之诸剖面观测结果之示意图;第10A、10B与10C图系为,于例3与例4以及比较例(comparative example)7之光阻材料显影后,以扫描式电子显微镜(Scanning Electron Microscope;SEM)追踪导线沟槽与介层孔之诸剖面所观测结果之示意图;第11A-11C图系为诸剖面图,依据第一习知双镶嵌法,各图系表示制造双镶嵌结构之步骤中工作件所产生之结构;第12A-12C图系为诸剖面图,依据第一习知双镶嵌法,各图系表示于第11C图后,制造双镶嵌结构之步骤中工作件所产生之结构;第13A-13C图系为诸剖面图,依据第一习知双镶嵌法,各图系表示于第12C图后,制造双镶嵌结构之步骤中工作件所产生之结构;第14A-14C图系为诸剖面图,依据第二习知双镶嵌法,各图系表示制造双镶嵌结构之步骤中工作件所产生之结构;第15A-15C图系为诸剖面图,依据第二习知双镶嵌法,各图系表示于第14C图后,制造双镶嵌结构之步骤中工作件所产生之结构;第16A-16C图系为诸剖面图,依据第二习知双镶嵌法,各图系表示于第15C图后,制造双镶嵌结构之步骤中工作件所产生之结构;以及第17图系为一表格,该表格表示不同种类光阻材料之最高与最低显影速率,以及该诸光阻材料之去除性(removability)与方正性(rectangularity)之评比结果。 |
