| 主权项 |
1.一种半导体记忆装置,包含:一个用以补救之记忆体单元阵列,储存用以确认待置换之位元单元之复数笔资讯,并提供复数之记忆体单元,用以依据该复数笔之资讯,依位元单位置换存在于一基本记忆体之任意的记忆体单元;一解码器,用以将被提供至基本记忆体之位址信号分配至一索引部与一标记部,并用以对被分配至索引部之一位址进行解码;一比较器,用以将被分配至标记部之一位址,与由解码器之输出从用以确认待置换之位元单元之资讯当中所指定的资讯相比较,该资讯系用以确认储存于供补救之记忆体单元阵列中之待置换之位元单元;以及一选择器,用以选择基本记忆体中之记忆体单元与供补救之记忆体单元阵列中之记忆体单元之其一,并基于比较器之一输出,将基本记忆体中之记忆体单元和供补救之记忆体单元阵列中之记忆体单元之其一与外部予以连接。2.如申请专利范围第1项之半导体记忆装置,其中该基本记忆体系配置于配置供补救之该记忆体单元阵列之同一晶片上。3.如申请专利范围第1项之半导体记忆装置,其中,当该半导体记忆装置之电源导过时,用以确认待置换之该位元单元之资讯,系从一非挥发性记忆体被写入至用以补救之该记忆体单元阵列。4.如申请专利范围第3项之半导体记忆装置,其中,该基本记忆体与该非挥发性记忆体,系配置于配置用以补救之该记忆体单元阵列之同一晶片上。5.如申请专利范围第1项之半导体记忆装置,更包含一位址转换器,作为一电路装置,用以将待提供至该基本记忆体之位址信号分配至索引部与标记部,其中,当将待提供至基本记忆体位址信号分配至索引部与标记部时,该位址转换器执行一位址转换,而该位址转换包含:基于储存于一非挥发性记忆体中之资讯,重新配置位址信号。6.如申请专利范围第5项之半导体记忆装置,其中,用以重新配置位址信号之该资讯,系为基于基本记忆体之运作测试结果,而储存于该非挥发性记忆体之资讯。7.如申请专利范围第5项之半导体记忆装置,其中,储存用以重新配置位址信号之资讯之该非挥发性记忆体,与用以储存用以确认待置换之该位元单元之资讯之一非挥发性记忆体,系配置于同一晶片上。8.如申请专利范围第1项之半导体记忆装置,其中,除了储存用以确认待置换之位元单元之该复数笔资讯以外,用以补救之该记忆体单元阵列亦储存用以指示确认待置换之位元单元之该复数笔资讯之每一笔是否正常之旗标资讯。9.如申请专利范围第8项之半导体记忆装置,其中,该旗标资讯系与用以确认待置换之位元单元之该资讯结合。10.如申请专利范围第1项之半导体记忆装置,其中,该基本记忆体与用以补救之该记忆体单元阵列,系由为了保持记忆而需要更新动作之一记忆体所形成,且对该基本记忆体之更新动作系比用以补救之该记忆体单元阵列更频繁地执行。11.如申请专利范围第3项之半导体记忆装置,其中,用以确认待置换之该位元单元之资讯,系为对应至由一DRAM所构成之基本记忆体中具有较差的资料保存特性之位元单元之资料,而该资讯系储存于该非挥发性记忆体中。12.如申请专利范围第3项之半导体记忆装置,其中,该基本记忆体与该非挥发性记忆体之至少一个,系配置于该半导体记忆装置之一晶片之外部。13.如申请专利范围第5项之半导体记忆装置,其中,该位址转换系被执行,俾能避免使用供补救之该记忆体单元阵列之缺陷部分。14.如申请专利范围第1项之半导体记忆装置,其中,用以补救之该记忆体单元阵列包含:一记忆体单元阵列,其包含记忆体单元,每个记忆体单元系具有一SRAM单元与铁电电容器元件之组合。15.一种半导体记忆体系统,包含:一基本记忆体部分;用以补救之一记忆体单元阵列,其储存用以确认待置换之位元单元之复数笔资讯,并提供复数之记忆体单元,用以依据该复数笔之资讯,依位元单位置换存在于一基本记忆体之任意的记忆体单元;一非挥发性记忆体,用以将用以确认待置换之位元单元之该资讯,提供至供补救之该记忆体单元阵列;一解码器,用以将被提供至基本记忆体部分之位址信号分配至一索引部与一标记部,并用以对被分配至索引部之一位址进行解码;一比较器,用以将被分配至标记部之一位址,与由解码器之输出从用以确认待置换之位元单元之资讯当中所指定的资讯相比较,该资讯系用以确认储存于供补救之记忆体单元阵列中之待置换之位元单元;以及一选择器,用以选择基本记忆体部分中之记忆体单元与供补救之记忆体单元阵列中之记忆体单元之其一,并基于比较器之一输出,将基本记忆体中之记忆体单元和供补救之记忆体单元阵列中之记忆体单元之其一与外部予以连接。16.如申请专利范围第15项之半导体记忆体系统,其中,该基本记忆体部分与该非挥发性记忆体之至少一个,系配置于该半导体记忆体系统之另一部分之一晶片之外部。17.如申请专利范围第15项之半导体记忆体系统,其中,该基本记忆体部分包含复数之记忆体晶片。18.一种半导体记忆体系统,包含:一基本记忆体部分;一记忆体单元阵列,该记忆体单元阵列包含复数之记忆体单元,各该记忆体单元具有一SRAM单元与铁电电容器元件之组合;一解码器,用以将被提供至基本记忆体部分之位址信号分配至一索引部与一标记部,并用以对被分配至索引部之一位址进行解码;一比较器,用以将被分配至标记部之一位址,与由解码器之输出从用以确认待置换之位元单元之资讯当中所指定的资讯相比较,该资讯系用以确认储存于记忆体单元阵列中之待置换之位元单元;以及一选择器,用以选择基本记忆体部分中之记忆体单元与供补救之记忆体单元阵列中之记忆体单元之其一,并基于比较器之一输出,将基本记忆体中之记忆体单元和记忆体单元阵列中之记忆体单元之其一与外部予以连接。19.一种贩售半导体记忆装置之方法,包含:将该半导体记忆装置添加序号资讯;伴随着该序号资讯贩售该半导体记忆装置;及提供关于该序号资讯之该记忆体装置之特性资讯。20.如申请专利范围第19项之贩售半导体记忆装置之方法,其中,关于该序号资讯之该记忆体装置之该特性资讯系提供于网路上。图式简单说明:图1显示依本发明之一个实施例之半导体记忆装置系统的方块图;图2显示用以在依本发明之半导体记忆装置系统中实现一集合相联法之电路构造的方块图;图3A显示记忆体单元之资料配置与用以置换本发明之记忆体单元阵列之组合例子;图3B显示记忆体单元之资料配置与用以置换习知例子之记忆体单元阵列之组合例子;图4系为依本发明之用以说明一位址转换方法之基本原理;图5系用以说明本发明之一种位址转换方法之基本原理;图6显示图1之位址转换器203的具体电路构造之例子的电路图;图7显示依本发明之半导体记忆装置之另一实施例的方块图;图8显示依本发明之半导体记忆装置系统之又另一实施例的方块图;图9显示当依本发明之半导体记忆装置系统被建构成一模组时之构造的例子之平面视图;图10显示依本发明之半导体记忆装置系统之又另一实施例的方块图;图11显示一种用以在依本发明之半导体记忆装置作置换而实现复数组记忆体单元阵列之电路构造之例子的方块图;图12显示在图11之电路构造中的资料传输时序的时序图;图13显示记忆体单元之资料配置,与用以在本发明被应用至多値记忆体的情况下作置换之记忆体单元阵列之组合例子;图14系为用以说明由DRAM所构成之非挥发性记忆体的电路图;图15说明当一记忆体单元阵列包含一缺陷单元时,用以补救本发明之位址转换方法的基本原理;图16说明当一记忆体单元阵列包含一缺陷单元时,用以补救本发明之位址转换方法的基本原理;图17显示包含一输入/输出资讯与一使用旗标之组合的资料构造之另一例子;图18显示一种记忆体单元之构造的例子之电路图,于其中,非挥发性电容元件系与一SRAM单元结合;图19A与19B显示贩售记忆体装置与提供记忆体特性资讯之方法的说明图;图20显示改善本发明之资料保持时间之效果之模拟结果;图21显示降低本发明之资料保持电流之效果之模拟结果;图22显示藉由本发明之位址转换改善无缺陷率之效果之模拟结果;图23说明一种习知技术之记忆体单元补救方法;图24说明一种使用习知技术之相联记忆体之记忆体单元补救方法;图25显示在采用使用习知技术之相联记忆体之记忆体单元补救方法的情况下之半导体记忆装置之构造的方块图;及图26显示在使用习知技术之相联记忆体的情况下,用以置换之单元阵列之电路构造的方块图。 |
