发明名称 | 输出信号重复周期不同于输入信号的钳形运动延迟电路 | ||
摘要 | 一种延迟电路具有一个沿一方向逐级传送输入脉冲(CLK10)的第一延迟线(11);一个沿相反方向逐级传送前述输入脉冲的第二延迟线(12);一个可有效实现对第一延迟线中有关各级的输出电位与第二延迟线中有关各级的输出电位进行比较的比较器,以检查各输出电位对是否在逻辑位上相互协合,当输出电位相互协合时,产生一输出定时信号,该输出定时信号的脉冲重复周期正好为输入脉冲信号的一半。 | ||
申请公布号 | CN1118136C | 申请公布日期 | 2003.08.13 |
申请号 | CN98101153.5 | 申请日期 | 1998.04.06 |
申请人 | 日本电气株式会社 | 发明人 | 佐伯贵范 |
分类号 | H03K5/135 | 主分类号 | H03K5/135 |
代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 朱进桂 |
主权项 | 1、一种由输入信号产生输出定时信号的延迟电路,包含:第一延迟线,它具有由多个第一节点串接构成的第一节点组,并使所说的输入信号由第一节点组的起始节点向最后一个节点传送;第二延迟线,它具有由多个第二节点串接构成的第二节点组,并使输入信号由第二节点组的起始节点向最后一个节点传送,所述第一节点组的所述起始节点至所述最后节点同所述第二节点组的所述最后节点至所述起始节点分别成对,以形成许多节点对,所述的第一延迟线和第二延迟线分别包含多个串接的第一延迟元件和多个串接的第二延迟元件,且所述多个第一延迟元件的各个输出节点和所述多个第二延迟元件的各个输出节点分别作为所述的多个第一节点和所述的多个第二节点,其特征在于还包括:联接在所述的第一延迟线和所述的第二延迟线之间的用于将输入信号由第一延迟线转移至第二延迟线的转移电路;比较器,它同所述的多个节点对相联接,并比较所述多个节点对的输出,以确定所述多个节点对的各节点对的输出是否相互一致,以决定产生所说的输出信号的时间分配。 | ||
地址 | 日本国东京都 |